【文档说明】计算机电路基础第8章-组合逻辑电路课件.ppt，共(37)页，1.745 MB，由小橙橙上传

转载请保留链接：https://www.ichengzhen.cn/view-76456.html

以下为本文档部分文字说明：

第8章组合逻辑电路8.1.1组合逻辑电路的分析8.1组合逻辑电路的分析和设计8.1组合逻辑电路的分析和设计8.1组合逻辑电路的分析和设计8.1组合逻辑电路的分析和设计8.1组合逻辑电路的分析和设计１.组合逻辑电路的设计步骤：(1)分析设计要求，设置输入输出变量并逻辑赋

值；(2)列真值表；(3)写出逻辑表达式，并化简；(4)画逻辑电路图。与分析过程相反，组合逻辑电路的设计是根据给定的实际逻辑问题，求出实现其逻辑功能的最简单的逻辑电路。8.1.2组合逻辑电路的设计8.1组合逻辑电路的分析和设计2.组合逻辑电路设计

方法举例。例：一火灾报警系统，设有烟感、温感和紫外光感三种类型的火灾探测器。为了防止误报警，只有当其中有两种或两种以上类型的探测器发出火灾检测信号时，报警系统产生报警控制信号。设计一个产生报警控制信号的电路。解：(1)分析设计要求，设输入输出变量并逻辑赋值；输入变量：烟感A、温感B，紫外线光

感C；输出变量：报警控制信号Y。逻辑赋值：用1表示肯定，用0表示否定。8.1组合逻辑电路的分析和设计(2)列真值表；把逻辑关系转换成数字表示形式；真值表ＡＢＣＹ００００００１００１０００１１１１０００１０１１１１０１１１１１(3)由真值表写逻辑表达

式，并化简；化简得最简式：8.1组合逻辑电路的分析和设计逻辑电路图(4)画逻辑电路图：如果作以下变换：用一个与或非门加一个非门就可以实现，其逻辑电路图如图所示。8.1组合逻辑电路的分析和设计8.2.1半加器BA

ABBASABABC所谓“半加”，就是只求本位的和，暂不管低位送来的进位数，半加器的真值表如下表所示。其中，A和B是两个加数，S是半加和数，C是进位数。由真值表可写出逻辑式：半加器真值表ABCS00110101000101108.2加法

器由逻辑表达式就可画出逻辑图，如图（a）（b）所示，由一个“异或”门和一个“与”门组成。半加器是一种组合逻辑电路，其图形符号如图（c）所示。半加器逻辑图及其图形符号8.2加法器当多位数相加时，半加器可用于最低位求和，并给出进位数。第二位的相加有两个待加数和，还有一个来自前面低位

送来的进位数。这三个数相加，得出本位和数（全加和数）和进位数。这种就是“全加”，右表是全加器的真值表。8.2.2全加器SnCn0000000110010100110110010101011100111111AnBnCn-18.2加法器全加器可用两个半加器和一

个“或”门组成，如图（a）所示。和在第一个半加器中相加，得出的结果再和在第二个半加器中相加，即得出全加和。两个半加器的进位数通过“或”门输出作为本位的进位数。全加器也是一种组合逻辑电路，其图形符号如图（b）所示。全加器逻辑图及其图

形符号8.2加法器生活中常用十进制数及文字、符号等表示事物。数字电路只能以二进制信号工作。用二进制代码表示文字、符号或者数码等特定对象的过程，称为编码。实现编码的逻辑电路，称为编码器。编码器译码器8.3编码器定义：任

何时刻只允许输入一个有效编码请求信号，否则输出将发生混乱。举例：以一个三位二进制普通编码器为例，说明普通编码器的工作原理。二进制编码器的方框图输入：八个信号（对象）I0~I7（二值量）八个病房呼叫请求输出：三位二进制代码Y2Y1Y0称八线

—三线编码器对病房编码8.3.1二进制编码器8.3编码器I0I1I2I3I4I5I6I7Y2Y1Y0１０００００００００００１００００００００１００１００００００１００００１０００００１１００００１０００１０００００００１００１０１００００００１０１１００００

００００１１１１编码器输入输出的对应关系设输入信号为1表示对该输入进行编码。任何时刻只允许输入一个编码请求表达式、电路图？其它输入取值组合不允许出现，为无关项。8.3编码器表达式：765427632175310IIIIYII

IIYIIIIY8.3编码器二—十进制编码器是将十进制的十个数码0，1，2，3，4，5，6，7，8，9编成二进制代码的电路。输入的是0~9十个数码，输出的是对应的二进制代码。这种二进制代码又称为二—十进制代码，简称BCD码。8

.3.2二—十进制编码器8421码编码表输入输出十进制数Y3Y2Y1Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)00000000110000111100001100110001010101018.3编码器8.3.3集

成优先编码器8.3编码器8.3编码器输入：二进制代码（N位），输出：2N个，每个输出仅包含一个最小项。8.4.1二进制译码器8.4译码器和数字显示输入是三位二进制代码、有八种状态，八个输出端分别对应其中一种输入状态。因此，又把三位二进制译码器称为3线—8线译码器。例：试用74

LS138译码器实现逻辑函数：解：因为)7,6,5,3,1(),,(mCBAF765317653176531mmmmm)7,6,5,3,1(),,(YYYYYmmmmmmCBAF

)7,2,1,0(imYii则8.4译码器和数字显示因此，正确连接控制输入端使译码器处于工作状态，将、、、、经一个与非门输出，A2、A1、A0分别作为输入变量A、B、C，就可实现组合逻辑函数。Y1Y３Y６Y５Y７76531)7,6,5,3,1(),,(YYYYYmCBAF

电路图8.4译码器和数字显示常用的显示器件有半导体数码管、液晶数码管和荧光数码管等。下面只介绍半导体数码管一种。1.半导体数码管半导体数码管将十进制数码分成七个字段，每段为一发光二极管，其字形结构如图(b)所示。选择不同字段发光，可显示出不同的字形。例如，当七个字段全亮时，显示出8。8.4.2二

—十进制显示译码器8.4译码器和数字显示半导体数码管中七个发光二极管有共阴极和共阳极两种接法，如图所示。前者，某一字段接高电平时发光；后者，接低电平时发光。使用时每个管都要串联限流电阻。半导体数码管两种接法（a）共阴极（b）共阳极8.4译码器和数字

显示74LS49的逻辑符号2.七段显示译码器灭灯控制端8421BCD码七段代码七段显示器译码器把输入的BCD码，翻译成驱动七段LED数码管各对应段所需的电平。74LS49是一种七段显示译码器。8.4译码器

和数字显示74LS49的功能表8421BCD码禁止码灭灯状态8.4译码器和数字显示译码输入端：D、C、B、A，为8421BCD码；七段代码输出端：abcdefg，某段输出为高电平时该段点亮，用以驱动高电平有效的七段显示LED数码管

；灭灯控制端：IB，当IB=1时，译码器处于正常译码工作状态；若IB=0，不管D、C、B、A输入什么信号，译码器各输出端均为低电平，处于灭灯状态。利用IB信号，可以控制数码管按照要求处于显示或者灭灯状态，如闪烁、熄灭首尾部多余的0等。8.4译码器和数字显示74LS

49驱动LED数码管电路下图是一个用七段显示译码器74LS49驱动共阴型LED数码管的实用电路。8.4译码器和数字显示8.5.1数据选择器1．4选1数据选择器8.5数据分配器和数据选择器8.5数据分配器和数据选择器2．集成数据选择器8.5数据分配器和数据选择器8.5数据分配器

和数据选择器8.5.2数据分配器