【文档说明】计算机硬件基础6存储系统课件.ppt，共(51)页，178.540 KB，由小橙橙上传

转载请保留链接：https://www.ichengzhen.cn/view-76660.html

以下为本文档部分文字说明：

计算机硬件基础6存储系统主要内容存储系统的层次结构半导体存储器和只读存储器主存储器、存储器的容量扩展虚拟存储器与高速缓冲存储器§6.1存储器和存储系统存储系统存储器的分类及主要技术指标存储系统将两个或两个以上速度、容量和价格各不相同的存

储器用硬件、软件或软硬件相结合的方法连接起来就构成存储系统。系统的存储速度接近较快的存储器，容量接近较大的存储器。存储系统Cache存储系统高速缓存主存虚拟存储系统主存辅存（外存）Cache、主存和辅存构成了三级层次结构，较好解决了速度、容量和价格的问题

。存储器的分类按在系统中的地位分类高速缓冲存储器、主存储器（内存）、辅助存储器（外存）按存储介质分类半导体存储器、磁表面存储器、光存储器按读写性质分类随机存储器（RAM）、只读存储器（ROM）6.2半导体存储器

主存、Cache和闪存都是半导体存储器6.2.1常用的半导体存储器随机存取存储器（RAM）只读存储器（ROM）FLASH存储器（闪存）静态RAM：SRAM动态RAM:DRAM当前流行DDRSDRAM掩模ROM一次编程型ROM（PROM）可重写ROMEPROMEEPROM6.2.2半导体

存储器的基本结构存储体（存储矩阵）地址译码器存储控制电路三态双向缓冲器存储体（存储矩阵）存储体由大量基本存储电路（单元）组成，一个基本单元电路只能存放一位二进制信息。存储体（存储矩阵）的基本存储电路

的排列方式：字结构方式：一个芯片上存放一个字的多个位，多用于容量较小的静态RAM中。位结构方式：一个芯片上存放许多字的同一位，多用于动态RAM中。6.2.3半导体随机存储器一、静态存储器SRAM特点：基本存储单元电路是一

种半导体双稳态触发器。读写速度快、数据不需刷新，存储信息稳定；价格较高，适合作为高速缓存(Cache)使用。典型SRAM芯片：6264芯片容量：8K×8bit主要引线：地址线：A0～A12；数据线：D0～D7；输

出允许信号：OE；写允许信号：WE；选片信号：CS1，CS26264芯片与系统的连接D0~D7A0A12•••WEOECS1CS2•••A0A12MEMWMEMR译码电路高位A19地址～信号A13D0

~D7系统总线～6264•••+5V返回译码电路将输入的二进制（地址）编码变换为一个特定的输出信号，即：将输入的高位地址信号通过变换，产生一个有效的输出信号，该信号选中某一个存储器芯片，使该存储器芯片进入工作状态。参与译码的高位地址信号决定了存储器的地址

范围。二、动态随机存储器DRAM特点：DRAM基本存储单元依靠电容存储信息。DRAM芯片需要定时刷新，原因：存储时有漏电流，电容上的电荷会泄露，需要周期性地给电容补充电荷，即“刷新”。读出是破坏性的，读出后

要立即进行“重写”。DRAM刷新刷新，一次一行刷新周期:每刷新一次的时间间隔最大刷新周期：对整个RAM全部刷新一遍所允许的最大时间间隔典型DRAM芯片2164A2164A：64K×1bit6.2.4半导体只读存储器（ROM）可随机读取

数据，但不能随机写入；掉电后信息不丢失几种ROM:掩模ROM：出厂时写入，用户不能修改。常用存储固定常数和表PROM:一次性可编程。常用于微程序存储器EPROM:内容的擦除需用紫外线擦除器。常做专用程序存储器（如BIOS芯片）EEPRO

M:电可擦除。常做专用程序存储器（如BIOS芯片）和电子产品的辅助存储器6.2.5存储器的工作时序CPU对存储器的一次访问，要执行一个总线周期。一个总线周期包括：4个时钟周期。例（第4章做过）：在5MHz的工作频率时，一个总线周期为0.8μs=800ns。6

.3主存储器主存储器的基本组成与结构主存储器的主要技术指标主存储器的容量扩展••6.3.1主存的基本组成与结构存储器有存储周期的限制(存储周期是CPU连续两次访问存储器所需要的最短时间间隔),刚访问过存储器后不能立即进行下一次

访问。所以，采用多体交叉存储结构避免对同一个存储芯片的连续访问；可以在一个存储周期内访问多个字，可以明显提高存取速度。••6.3.2主存储器的主要技术指标存储容量最大存取时间存取周期:CPU连续两次访问存储器所需要的最短时间间隔功耗集成度••6.3.3主存

储器容量扩展技术用多片存储芯片构成所需的内存容量，每个芯片在内存中占据不同的地址范围，任一时刻仅有一片（或一组）被选中。位扩展字扩展字位扩展存储器扩展技术存储芯片的存储容量等于：单元数×每单元的位数字节数字长如：64K×1位，512K×

8位习题：P136-4、5、6位扩展当存储器芯片的字长小于所需内存单元的字长时，则进行位扩展，使每个单元的字长满足要求。位扩展原则将每片的地址线、控制线并联，数据线单独引出。位扩展特点：存储器的单元数不变，位数增加。例

：见P126图5-19字扩展地址空间的扩展。芯片每个单元中的字长满足，但单元数不满足。扩展原则：每个芯片的地址线、数据线、控制线并联，仅片选端单独引出，以实现每个芯片占据不同的地址范围。例：见P127图5-20字位扩展根据内存容量及芯片容量确定所需存储芯片数

；进行位扩展以满足字长要求；进行字扩展以满足容量要求。若已有存储芯片的容量为L×K，要构成容量为M×N的存储器，需要的芯片数为：（M/L）×（N/K）6.3.4存储器与CPU的连接当存储器容量不

大时，系统地址总线的位数会多于存储器地址总线位数。此时要注意译码方式，防止地址重叠与冲突。回到6264芯片连接图译码方式：全地址译码部分地址译码全地址译码用全部的高位地址信号作为译码器的输入存储器芯片的每一个存储单元都具有唯一的内存地址。全地址译码例A19A

18A17A16A15A14A13&16264CS1全部高位地址信号（A19-A13）都作为译码器输入。低位地址信号（A12-A0）接到6264的地址引脚。6264的地址范围=？F0000H–F1FFFH部分地址译码用部分高位地址信号（而不是全部）作为译码器的输入存储器芯

片的每一个存储单元具有多个内存地址，即存储单元与地址编号是一对多的关系。部分地址译码例A18不参加译码，从而使被选中芯片的每个单元都拥有两个地址。6264的地址范围＝？B0000H–B1FFFHF0000H–F1FFFHA19A17A

16A15A14A13&16264CS1应用举例将SRAM6264芯片与系统连接，使其地址范围为：38000H~39FFFH。使用74LS138译码器构成译码电路。应用举例D0~D7A0A12•

••WEOECS1CS2•••A0A12MEMWMEMRD0~D7A19G1G2AG2BCBA&&A18A14A13A17A16A15+5VY0•••系统总线74LS1386264§6.4虚拟存储器与高速缓存虚拟存储

器的概念与虚拟存储器管理方式高速缓冲存储器逻辑结构与读写操作方式6.4.1虚拟存储器虚拟存储器是在主存-辅存层次结构上的进一步发展和完善。主存和辅存之间数据的调入调出工作是由计算机系统的辅助硬件和操作系统的软件统一管理的。虚拟存储系统允许使用比主存

容量大得多的地址空间来访问主存（有虚地址与实地址之分）虚拟存储系统访问主存时，要进行虚实地址的变换。虚拟存储系统通过地址映像表机构实现程序在主存中的定位（虚实地址的映像）。••虚拟存储器管理方式（不同的地址映像方式）段式管理：以程序的逻辑结构形成的段作为主存的分配单位；

页式管理：虚存空间和主存空间都被机械地分成大小固定的页；段页式管理：主存被分成大小固定的页；程序按逻辑结构分成段，每段分成页。兼有段式和页式的优点。••6.4.2高速缓冲存储器（Cache）由于CPU与主存之间在执行速度上存在较大的差异，为弥补

主存速度的不足，并考虑到价格因素;基于程序和数据访问的局部性原理，在CPU与主存之间增加Cache（由SRAM和控制器组成）。Cache的功能完全由硬件实现。Cache、主存和辅存构成了三级层次结构。Cache的工作原理CPUCache主存DBCache的命中率Cache与

内存的空间比一般为：1128CPU读取指令或数据时首先在Cache中找，若找到则“命中”，否则为“不命中”。命中率（可达95%以上）影响系统的平均存取速度，系统的平均存取速度=Cache存取速度×命中率+RAM存取速度×不命中率例：RAM存取速度60ns,

Cache存取速度5ns，Cache命中率95%，求系统平均存取速度地址的映像与变换Cache和主存都机械地分成大小相同的块。全相连：主存中的任何一块都可以装入到Cache中的任意一块位置上。直接相连：主存中的一块只能映像到Cache中的一个特定的块。组组相连：主存和Cache都分组，

组间直接映像，组内的块全相连映像。Cache的读写操作-Cache与主存存取一致性读操作写操作贯穿读出式旁路读出式直写式（写贯穿）缓存直写式回写式读操作：贯穿读出式CPU对主存的所有数据请求都首先送到Cach

e，在Cache中查找。若命中，将数据从Cache中取出；如果不命中，则将数据请求传给主存。CPUCache主存读操作：旁路读出式CPU向Cache和主存同时发出数据请求。如果命中，则Cache将数据回送给CPU，并同时中断CPU对主存的请求；若不命中，则Cache不做任何动作，由CPU直

接访问主存。CPUCache主存写操作：直写式从CPU发出的写信号送Cache的同时也写入主存。CPUCache主存写操作：缓存直写式在数据写入主存前加缓存器CPUCache主存缓存器••回写式（写更新）数据一般只写到Cache，当Cache中的数据被再

次更新时，将原更新的数据写入主存相应单元，并接受新的数据。CPUCache主存更新写入Cache的分级体系结构内部（一级）Cache：与CPU同速，容量较小外部（二级）Cache：速度可低一些，容量比内部Cache大一个数量级以上指令Cache和数据Cache作业：P

1375.1-5.65.13-5.23