【文档说明】计算机组成原理考研真题课件.pptx，共(21)页，170.515 KB，由小橙橙上传

转载请保留链接：https://www.ichengzhen.cn/view-76273.html

以下为本文档部分文字说明：

计算机组成原理考研真题•12.一个C语言程序程序在一台32位机器上运行。程序中定义了三个变量x,y,和z，其中x和z为int型，y为short型。当x=127，y=-9时，执行赋值语句z=x+y后，x、y和z的值分别是A.x=0000007FH,y=FFF9

H,z=00000076HB.x=0000007FH,y=FFF9H,z=FFFF0076HC.x=0000007FH,y=FFF7H,z=FFFF0076HD.x=0000007FH,y=FFF7H

,z=00000076H答案：D考点：整数的补码表示和补码加法•13.浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X=27

×29/32，Y=25×5/8，则用浮点加法计算X+Y的最终结果是A.001111100010B.001110100010C.010000010001D.发生溢出答案：D考点：浮点数加法运算双符号位法溢出判断•

14.某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32字节，按字节编制。主存129号单元所在主存块应装入到的Cache组号是A.0B.2C.4D.6答案：C考点：Cac

he组相联映射方式•15.某计算机主存容量为64KB，其中ROM区为4K，其余为RAM区，按字节编制。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是A.1、15B.2、

15C.1、30D.2、30答案：D考点：存储器芯片的组成•16.某机器字长16位，主存按字节编制，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相

对位移量字段的内容为06H，则该转移指令成功转移后的目标地址是A.2019HB.2019HC.2019HD.2009H答案：C考点：PC相对寻址方式•17.下列关于RISC的叙述中，错误的是A.RISC普遍采用微程序控制器B.RISC大

多数指令在一个时钟周期内完成C.RISC的内部通用寄存器数量相对CISC多D.RISC的指令数、寻址方式和指令格式种类相对CISC少答案：A考点：RISC指令集和CISC的区别18.某计算机的指令流水线由四个功能段

组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别为90ns、80ns、70ns和60ns，则该计算机的CPU时钟周期至少是A.90nsB.80nsC.70nsD.60ns答案：A考点：指令流水线的阶段设置•19.相对于微程序控制器，硬布线控制器的特点是A.指令

执行速度慢，指令功能的修改和扩展容易B.指令执行速度慢，指令功能的修改和扩展难C.指令执行速度快，指令功能的修改和扩展容易D.指令执行速度快，指令功能的修改和扩展难答案：D考点：硬布线控制器的特点•20.假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总线时钟

频率为10MHz，则总线带宽是A.10MB/sB.20MB/sC.40MB/sD.80MB/s答案：B考点：总线带宽的计算•21.假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率

是A.5%B.9.59%C.50%D.95%答案：D考点：Cache命中率的计算22.下列选项中，能引起外部中断的事件是A.键盘输入B.除数为0C.浮点运算下溢出D.访存缺页答案：A考点：内部中断和外部中断的区别二、综合应用题43

.(8分)某计算机的CPU主频为500MHz，CPI为5（即执行每条指令平均需5个时钟周期）。假设某外设的数据传输率为0.5MB/s，采用中断方式与主机进行数据传送，以32位为传输单位，对应的中断服务程序包含18条指令，中断服务的其他开销相当于2条指令的执

行时间。请回答下列问题，要求给出计算过程。（1）在中断方式下，CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？•(1)在中断方式下，CPU每次用于数据传送的时钟周期数：5×18+5×2=100(2分)为达到0.5MB/s的数据传输速度，外设每秒申请中

断次数：0.5M/(32/8)=125000(1分)1秒钟内用于中断的开销：100×125000=12.5M个时钟周期(1分)CPU用于外设I/O的时间占整个CPU时间的百分比：12.5M/500M=2.5%

(1分)二、综合应用题（2）当该外设的数据传输率达到5MB/s时，改用DMA方式传送数据。假定每次DMA传送块大小为5000B，且DMA预处理和后处理的总开销为500个时钟周期，则CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？（假设DMA与CPU之间没有访存冲突）(2)外设数据

传输率5MB/s时，1秒钟内需产生的DMA次数：5MB/5000B=1000(1分)CPU用于DMA处理的总开销：1000×500=0.5M个时钟周期(1分)CPU用于外设I/O的时间占整个CPU时间的百分比:0.5M/500M=0.1%（1分）•44.(1

3分)某计算机字长16位，采用16位定长指令字结构，部分数据通路结构如下图所示，图中所有控制信号为1时表示有效，为0时表示无效，例如控制信号MDRinE为1表示允许数据从DB打入MDR，MDRin为1表示允许数据从内总线

打入MDR。假设MAR的输出一直处于使能状态。加法指令“ADD(R1),R0”的功能为(R0)+((R1))→（R1），即将R0中的数据与R1的内容所指主存单元的数据相加，并将结果送入R1的内容所指主存单元中保存。下表给出

了上述指令取指和译码阶段每个节拍（时钟周期）的功能和有效控制信号，请按表中描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。时钟功能有效控制信号C1MAR←(PC)PCout,MARinC2MDR←M(MAR)PC←(PC)+1MemR

,MDRinE,PC+1C3IR←(MDR)MDRout,1RinC4指令译码无数据结构通路R0R1inA内总线MARMDRIRPCMDRoutEPCinACin存储器(M)ALUMDRinCPUMemWIRinDataAddrMemR地址总线AB数据总线DB控制总线CBACAd

dAinACoutR1R1outMARinMDRoutMDRinE指令译码部件PC+1PCoutR0inR0outXout三态门控制信号Xin寄存器输入控制信号图例参考答案一时钟功能有效信号C5MAR←(R1)R1out,MARinC6MDR←M(MAR)A←(R0)MemR,MD

RinER0out,AinC7AC←(MDR)+(A)MDRout,Add,ACinC8MDR←(AC)ACout,MDRinC9M(MAR)←(MDR)MDRoutE,MemW参考答案二时钟功能有效信号C5MAR←(R1)R1out,

MARinC6MDR←M(MAR)MemR,MDRinEC7A←(MDR)MDRout,AinC8AC←(A)+(R0)R0out,Add,ACinC9MDR←(AC)ACout,MDRinC10M(MAR)←(MDR)MDRoutE,Mem

W151211650OPMsRsMdRdMs/Md寻址方式助记符含义000B寄存器直接Rn操作数=（Rn）001B寄存器间接（Rn）操作数=((Rn))010B寄存器间接、自增（Rn）+操作数=((Rn)),（Rn）+1→Rn011B

相对D（Rn）转移目标地址=（ＰＣ）＋（Rn）43、（11分）某计算机字长为16位，主存地址空间大小为128KB，按字编址，采用单字长指令格式，指令各字段定义如下：源操作数目的操作数转移指令采用相对寻址方式，相对偏移是用补码表示。寻址方式定义如下：注：（x

）表示存储蓄地址x或寄存器x的内容。请回答下列问题：（1）、该指令系统最多可有多少条指令？该计算机最多有多少个通用寄存器？存储器地址寄存器（MAR）和存储器数据寄存器（MDR）至少各需多少位？（2）、转移指令的目标地址范围是多

少？（3）、若操作码0010Ｂ表示加法操作（助记符为add），寄存器R4和R5的编号分别为100Ｂ和101Ｂ，R4的内容为1234H，R5的内容为5678H，地址1234H中的内容为5678H，地址5678H中的内容为1234H，则汇编语句为“add(R4),(R5)+”（逗号前为

源操作数，逗号后为目的操作数）对应的机器码是什么（用十六进制表示）？该指令执行后，哪些寄存器和存储单元的内容会改变？改变后的内容是什么？