【文档说明】计算机组成原理-第五章-中央处理器分解课件.ppt，共(206)页，4.572 MB，由小橙橙上传

转载请保留链接：https://www.ichengzhen.cn/view-76265.html

以下为本文档部分文字说明：

第五章中央处理器2第五章中央处理器5.1CPU功能和组成5.2指令周期5.3时序产生器5.4微程序控制器及其设计5.5硬布线控制器及其设计5.6流水CPU5.7RISC的CPU35.1CPU的功能和组成◊从冯诺依曼的程序存储思想说起…◊1、CPU的功能›指令控制（程序的顺序控制,程序由很多指

令依次执行，指令的相互顺序不能颠倒，保证机器按顺序执行程序是CPU的首要任务）›操作控制（一条指令有若干操作信号组合实现，CPU管理并产生由内存取出的每条指令的操作信号，并将这些操作信号送往相应的部件，从而控制这些部件按指令的要求完成操作）›时间控制（

指令各个操作实施时间的定时，指令的操作信号均受时间严格定时，指令的执行过程也受时间的严格定时，这样才能保证计算机有条不紊的工作）›数据加工（算术运算和逻辑运算）执行指令取指令操作控制、时间控制45.1.2CPU的基本组成◊运算器、

控制器、Cache55.1.2CPU的基本组成◊运算器：数据加工处理部件。›执行所有算术运算›执行所有逻辑运算65.1.2CPU的基本组成◊运算器、控制器、Cache75.1.2CPU的基本组成◊控制器：完成协调和指挥整个计算机系统的操作。›

从指令Cache中取出一条指令，给出下一条指令的地址›对指令译码产生相应操作控制信号›指挥并控制CPU、数据Cache和输入输出设备间的数据流动85.1.2CPU的基本组成◊运算器、控制器、Cache95.1.2CPU的基本组成◊Cache：高速缓冲存储器，存储数据和程序›

数据Cache›指令Cache105.1.3CPU中的主要寄存器◊运算器、控制器、Cache115.1.3CPU中的主要寄存器◊数据缓冲寄存器：暂时存放从数据存储器读出的数据或者存放来自外设的数据或者存放ALU运算结果。125.1.3CPU中的主要寄存器◊运算器、

控制器、Cache135.1.3CPU中的主要寄存器◊数据缓冲寄存器：暂时存放从数据存储器读出的数据或者存放来自外设的数据或者存放ALU运算结果。◊指令寄存器：用来保存当前正在执行的一条指令。指令到达指令寄存器后，

需经指令译码器译码，方可向操作控制器发出具体的操作信号。145.1.3CPU中的主要寄存器◊运算器、控制器、Cache155.1.3CPU中的主要寄存器◊数据缓冲寄存器：暂时存放从数据存储器读出的数据或者存放来自外设

的数据或者存放ALU运算结果。◊指令寄存器：用来保存当前正在执行的一条指令。指令到达指存后，需经指令译码器译码，方可向操作控制器发出具体的操作信号。◊程序计数器（指令计数器）：›程序执行之前：保存起始地址›执行过程中：自动修改PC内容，使其总保存下一

条指令地址（累加或跳转）。165.1.3CPU中的主要寄存器◊运算器、控制器、Cache175.1.3CPU中的主要寄存器◊数据地址寄存器：保存当前CPU访问的数据Cache单元地址。由于要对存储器阵列进行地址译码，必须使用地址寄存器保持地址信息

，直到一次读写操作完成。地址寄存器和数据缓冲寄存器、指令寄存器一样采用电位-脉冲方式。电位输入端对应数据信息位，脉冲输入端对应控制信号。在控制信号的作用下，瞬时将信息打入寄存器。185.1.3CPU中的主要寄存器◊运算器、控制器、Cache195.1.3CPU中的主要寄存器◊数据地址寄存器：

保存当前CPU访问的数据Cache单元地址。◊通用寄存器（R0-R3）：ALU运算工作区。205.1.3CPU中的主要寄存器◊运算器、控制器、Cache215.1.3CPU中的主要寄存器◊数据地址寄存

器：保存当前CPU访问的数据Cache单元地址。◊通用寄存器（R0-R3）：ALU运算工作区。◊状态字寄存器（PSW）：保存算数或逻辑运算的各种条件代码，如运算结果进位标志，溢出标志，结果为零标志，结果为

负标志，中断标志，系统工作状态等。225.1.4操作控制器与时序产生器◊运算器、控制器、Cache235.1.4操作控制器与时序产生器◊CPU的工作过程需要数据在各寄存器之间流动，怎样实现？◊操作控制器：›在各寄存器之间建

立数据通路。›根据指令码和时序信号，产生各种操作控制信号，正确选择数据通路，把有关数据打入到相关寄存器，完成取指、执行的控制。245.1.4操作控制器与时序产生器◊按设计方法分两类：›存储逻辑型：微程序控制器采用存储逻

辑来实现的，也就是把微操作信号代码化，使每条机器指令转化成为一段微程序并存入一个专门的存储器(控制存储器)中，微操作控制信号由微指令产生。›时序逻辑型：硬布线控制器采用数字逻辑技术来实现的，其时序控制信号形成部件是由门电路组成

的复杂树形网络。255.1.4操作控制器与时序产生器◊怎样控制每个细节操作发生时间？◊时序产生器：对各种操作信号实施时间上的控制26上述内容为CPU的功能部件介绍对CPU结构有了了解之后关注CPU工作时的动态特征。275.2指令周期◊CPU的功能：

取指令和执行指令◊指令周期：取出一条指令并执行这条指令的时间。◊各种指令的指令周期相同吗？为什么？285.2指令周期◊CPU周期（机器周期）：›定义为：在内存（Cache）中读取指令字的最短时间（因为访存耗时较长）›取指阶段需要一个CPU周期295.2指令周期◊一个指令周期中：›一条

指令耗时一个指令周期›一个指令周期包括一个取指令周期和一个或一个以上的CPU执行周期›在每个CPU周期中数据通路是确定的›指令决定了数据通路的建立及操作具体内容与实现方式。30◊勘误：◊P142：最后一段第一句改为：›指令周期常常用若干个CPU周期数来表示，CPU周期又称为机器周期，（删除“又称时

钟周期，”）CPU访问一次内存……315.2指令周期◊时钟周期：节拍脉冲、T周期›处理操作的最基本单位，与CPU主频成倒数›可代表一次微操作，如ALU的一次运算、寄存器间的一次数据传送32Eg.某CPU的主频为8

MHz，若已知每个机器周期平均含有4个时钟周期，且该机的平均指令速度为0.8MIPS，则该机的平均指令周期为___________，每个指令周期平均含有___________个机器周期。33解答◊指令

周期：1◊时钟周期：◊指令周期含有时钟周期个数：◊指令周期含有机器周期个数：0.8MS=1.25uS18MS=0.125uS102.5345.2指令执行过程详解指令存储器八进制地址指令助记符10010110

2103104105106MOVR0,R1LADR1,6ADDR1,R2STOR2,(R3)JMP101ANDR1,R3数据存储器八进制地址八进制数据56710…30701006677…40(120)355.2.2MOV指令执行过程详解365.2.2MOV指令执行过程详解◊取

指令：›取出指令：从存储器取出要执行的指令送到指令寄存器暂存；›PC+1；›指令译码：确定要进行的操作；◊执行指令：›根据指令译码器向各个部件发出相应控制信号，完成指令规定的操作◊与冯·诺依曼存储程序思想的印证375

.2.2MOV指令执行过程详解-取指令◊取指令过程详解385.6MOV指令执行过程详解-取指令②PC的内容被放到指令地址总线ABUS(I)上,对指存进行译码,并启动读命令；③从101号地址读出的MOV指令通过指令总线IBUS装入指

令寄存器IR；④程序计数器内容加1，变成102，为取下一条指令做好准备；⑤指令寄存器中的操作码（OP）被译码；⑥CPU识别出是MOV指令，至此，取指周期即告结束。①程序计数器PC中装入第一条指令地址101（八进制）；101102MOVR0,R1395.2.2MOV指

令执行过程详解-执行指令◊执行指令过程详解405.6MOV指令执行过程详解-取指令②OC送出控制信号到ALU，指定ALU做传送操作；③OC送出控制信号，打开ALU输出三态门，将ALU输出送到数据总线DBUS上。注意，任何时候

DBUS上只能有一个数据。④OC送出控制信号，将DBUS上的数据打入到数据缓冲寄存器DR（10）；⑤OC送出控制信号，将DR中的数据10打入到目标寄存器R0，R0的内容由00变为10。至此，MOV指令执行结束。①操作控制器（OC）送出控制

信号到通用寄存器，选择R1（10）作源寄存器，选择R0作目标寄存器；源目标10415.2.3LAD指令执行过程详解指令存储器八进制地址指令助记符100101102103104105106MOVRO,R1LADR1,6ADDR1,R2STOR2,(R3)J

MP101ANDR1,R3数据存储器八进制地址八进制数据56710…30701006677…40(120)425.2.3LAD指令执行过程详解◊取指令过程与MOV指令相同◊下面讲解执行指令过程43②PC的内容被放到指令地址总线ABUS(I)上,对指存进行译码

,并启动读命令；③从102号地址读出的LAD指令通过指令总线IBUS装入指令寄存器IR；④程序计数器内容加1，变成103，为取下一条指令做好准备；⑤指令寄存器中的操作码（OP）被译码；⑥CPU识别出是LAD指令，至此，取指周期即告结束。①程序计数器PC

中的值为102（八进制）；102LADR1,6103+144②OC发出操作命令，将地址码6装入数据地址寄存器AR；③OC发出读命令，将数存6号单元中的数100读出到DBUS上；④OC发出命令，将DBUS上的数据100装入缓冲寄存器DR；⑤OC发出命令，将DR中的数100装入通用寄存器R1，原来R

1中的数10被冲掉。至此，LAD指令执行周期结束。①操作控制器OC发出控制命令打开IR输出三态门，将指令中的直接地址码6放到数据总线DBUS上；6LADR1,6100455.2.3LAD指令执行过程详解◊分析：为什么LAD指令周期包含三个CPU周期？◊答：DBUS上分时进行地址传送和数据

传送,一个数据通路占用一个CPU周期。465.2.4ADD指令的指令周期◊只讲ADD指令的执行过程475.2.4ADD指令的执行周期①操作控制器OC送出控制命令到通用寄存器，选择R1做源寄存器，R2做目标寄存器；②OC送出控制命令到ALU，指定ALU做R1（100）和R2（20）

的加法操作；③OC送出控制命令，打开ALU输出三态门，运算结果120放到DBUS上；④OC送出控制命令，将DBUS上数据打入缓冲寄存器DR；ALU产生的进位信号保存状态字寄存器在PSW中。⑤OC送出控制命令，将D

R（120）装入R2，R2中原来的内容20被冲掉。至此ADD指令执行周期结束。103ADDR1,R2104+110020120485.2.5STO指令的指令周期STOR2,(R3)--将R2内容写到(R3)495.2.5STO指令的指令

周期①操作控制器OC送出操作命令到通用寄存器，选择R3=30做数据存储器的地址单元；②OC发出操作命令，打开通用寄存器输出三态门，将地址30放到DBUS上；③OC发出操作命令，将地址30打入AR，并进行数存地址译码；④OC发出操作命令

到通用寄存器，选择R2=120，作为数存的写入数据；⑤OC发出操作命令，打开通用寄存器输出三态门，将数据120放到DBUS上。⑥OC发出操作命令，将数据120写入数存30号单元，它原先的数据40被冲掉。至此，STO指令执行周

期结束。30120505.2.6JMP指令的指令周期515.2.6JMP指令的指令周期①OC发生操作控制命令，打开指令寄存器IR的输出三态门，将IR中的地址码101发送到DBUS上；②OC发出操作控制命令，将DBUS上的地址码101打入到程序计数器PC中，PC中的原先内容1

06被更换。于是下一条指令不是从106号单元取出，而是转移到101号单元取出。至此JMP指令执行周期结束。525.2.7用方框图语言表示的指令周期◊绘制指令周期流程图目的：控制器设计◊回想算法流程图用于算法设计◊具体实现方法：›方框——CPU周期（机器周期）›方框内容——数据通路操作或

控制操作›菱形符号——判别或测试（不独占cpu周期，依附于上个方框的CPU周期）›~——公操作（处理外设，后续章节学习）535.2.7用方框图语言表示的指令周期◊画方框图：›取指过程相同›执行过程各异545.2.7方框图表示指令周期取指执行一个CPU周期5

55.2.7方框图表示指令周期P151例1：双总线结构机器的数据通路图分析ADDR2，R0（R0)=(R0)+(R2）分析SUBR1，R3（R3)=(R3)-(R1）微操作控制信号微操作控制信号56注意微操作控制信号，脚

标i表示写入，o表示读出桥耗费时间，使得寄存器传递数据占据了一个CPU周期ALU0ALU0ALU0R3iALU0注意红色勘误57◊思考：为了缩短ADDR2,R0指令的取指周期，修改该双总线数据通路图，画出指令周期流程图。585.3时序

产生器和控制方式◊5.3.1时序产生器作用和体制◊5.3.2时序信号产生器◊5.3.3控制方式595.3.1、时序产生器作用和体制◊作用：›控制器用时序信号指挥机器工作›CPU可以用时序信号/周期信息来辨认从内存中取出的是指令（取指）还是数据（执行）›一个C

PU周期中时钟脉冲对CPU的动作有严格的时序约束›操作控制器发出的各种信号是时间（时序信号）和空间（部件操作信号）的函数。605.3.1、时序产生器作用和体制◊体制›组成计算机硬件的器件特性决定了时序信号的基本体制是电位

—脉冲制（以触发器为例）电位输入端时钟脉冲输入端电位输入端615.3.1、时序产生器作用和体制›D为电位输入端›CP（ClockPulse）为脉冲输入端›R,S为电位输入端›特性方程如下־D=0时，CP上升沿到来时，D触发器状态置0־D=1时，

CP上升沿到来时，D触发器状态置1625.3.1、时序产生器作用和体制◊触发器使用举例：◊CP连接时序发生器◊D、Q连接寄存器和总线◊寄存器内容输出到总线：›寄存器数据准备好›CP上升沿出现›内容被打入总线

或从总线打入寄存器、存储器635.3.1、时序产生器作用和体制◊硬布线控制器，采用主状态周期—节拍电位—节拍脉冲三级体制◊时序信号产生电路复杂645.3.1、时序产生器作用和体制◊微程序控制器，节拍电位—节拍脉冲二级体制，节拍电位=CPU周期◊利用微程序顺序执行来实现微操作◊时序信号产生电路简单

655.3.2、时序信号产生器◊功能：产生时序信号›各型计算机产生时序电路不相同›大、中型计算机的时序电路复杂，微型计算机的时序电路简单◊构成：›时钟源：石英晶体振荡器›环形脉冲发生器›节拍脉冲和读写时序译码逻辑›启停控制逻辑665.3.2、时序信号产生器◊构成675

.3.2、时序信号产生器◊时钟源----石英？◊若在石英晶体上施加交变电场，则晶体晶格将产生机械振动，当外加电场的频率和晶体的固有振荡频率一致时，则出现晶体的谐振。由于石英晶体在压力下产出的电场强度很小，这样仅需很弱的外加电场即可产生形变，这一特性使压电石英晶体很容易在

外加交变电场激励下产生谐振。其振荡能量损耗小，振荡频率极稳定。这些再加上石英优良的机械、电气和化学稳定性，使它自40年代以来就成为石英钟、电子表、电话、电视、计算机等与数字电路有关的频率基准元件。685.3.2、时序信号产生器◊环形脉冲发生器›产生有序的脉冲序列›为节拍脉冲

的产生做准备◊节拍脉冲和读写时序译码›建立访存时序与节拍的关系־如：一个CPU周期中产生四个等间隔的节拍脉冲›一个CPU周期只够使用一次总线›输出T1T2T3T469◊节拍脉冲举例：MOVR0R1◊该指令的取指占用一

个CPU周期，对应于一个节拍电位›PC->ABus(I),›IBus->IR›IR中OP->指令译码器◊在一个节拍电位中完成三个细节操作◊有时序关系的三个操作◊通过节拍脉冲确定先后次序70◊节拍脉冲举例：MOVR0R1◊该指令的执行也占用一个CPU周期，对

应于一个节拍电位›设置ALU完成传送操作›R1->ALU›DBus->DR›DR->R0◊在一个节拍电位中完成四个细节操作◊有时序关系的四个操作◊通过节拍脉冲确定先后次序71节拍脉冲节拍电位725.3.2、时序信号产生器◊启停控制逻辑›开机后有连续节拍脉

冲›必须按需约束›需要按照规则动作›上边沿：启停逻辑־Cr决定控制是否有效›下边沿：־Cr触发器+RS触发器־完整节拍生成735.3.3时序控制方式◊怎样实现时序控制？已知：›机器指令所包含的CPU周期个数反映了指令的复杂程度›CP

U周期内的操作信号的数目和出现的先后次序也不相同。◊控制方式：控制不同操作序列时序信号的方法。◊分为以下几种：›同步控制方式›异步控制方式›联合控制方式745.3.3控制方式◊同步控制方式：◊指令周期内所需的CPU周期数和时钟周期数不变◊三个可选方案：›完全统一的CPU周期

执行各种不同的指令，所有指令具有相同的节拍电位数和节拍脉冲数。对简单指令和简单的操作来说，造成时间浪费。›采用不定长CPU周期,将大多数操作安排在一个较短的机器周期内完成，对复杂的操作，延长机器周期。›中央控制与局部控制的结合：־大部分指令采用固定

CPU周期，个别复杂运算(乘，除，浮点运算)采用不定长CPU周期。75◊异步控制方式›每条指令周期包括个数不等的CPU周期数›也可采用执行后的反馈机制,当控制器发出某一操作控制信号后，等待执行部件完成操作后发回“回答”信号，再开始新的操作◊联合控制方式›大部分指令在固

定的周期内完成，少数难以确定的操作采用异步方式,以执行部件的“回答”信号作为本次操作的结束.例CPU访问主存时，依靠其传送的”ready”信号作为读写周期结束›机器周期的节拍脉冲固定，但是各指令的机器周期数不固定（微程序控制器采用）765.4微程序控制器◊发展›微程序的概

念和原理是由英国剑桥大学的M·V·Wilkes教授于1951年在曼彻斯特大学计算机会议上首先提出来的，当时还没有合适的存放微程序的控制存储器的元件。›到1964年，IBM公司在IBM360系列机上成功地采用了微程序设计技术。›20世纪70年代以来，由于VLSI技术的发展，推动了微程序

设计技术的发展和应用。›目前，从大型机到小型机、微型机都普遍采用了微程序设计技术。775.4微程序控制器◊基本思想：仿照解题的方法，把操作控制信号编制成微指令，存放到控制存储器里，运行时，从控存中一条条取出微指令，产生指令运行所需的操作控制信号，使相

应的部件完成规定的操作。◊微程序设计技术是用软件方法来设计硬件的技术。785.4.1微程序控制原理控制部件执行部件执行部件微命令反馈信息：状态测试微命令微命令CPU中的功能部件可以划分为两大类：微操作微操作微操作执行部件运算器

存储器外设…控制器795.4.1微程序控制原理◊微命令：控制部件向执行部件发出的各种控制命令叫作微命令，它是构成控制序列的最小单位。›例如：打开或关闭某个控制门的电位信号、某个寄存器的打入脉冲等。›微命令是控制计算机各部件完成某个基本微操作的命令。›什么是微操作？

805.4.1微程序控制原理◊微操作：是微命令的操作过程。›微命令和微操作是一一对应的。›微命令是微操作的控制信号，微操作是微命令的操作过程。›微操作是执行部件中最基本的操作。◊举例：›控制门电位信号的变化、寄存器

输入端的控制、ALU的基本执行过程…815.4.1微程序控制原理由于数据通路的结构关系，微操作可分为相容的和相斥的两种：›相斥的微操作，是指不能同时或不能在同一个节拍内并行执行的微操作。›相容的微操作，是指能够同时或在同一个节

拍内并行执行的微操作。必须各占一位82类比并行与并发83›举一个例子：先勘误：P156图5.20右侧中间579应该改为97584975相斥：（468）（579）（+-M）相容：（123）（XY组合）图解释85◊对图的解释：›寄存

器的两个输入端：一个代表数据写入，一个代表控制线路，两者都有效时产生输出›算数逻辑单元亦类似865.4.1微程序控制原理◊3、微指令（Microinstruction）：在机器的一个CPU周期中，一组实现一定操作功能的微命令的组合，构成一条微指令。›微指令：指在同一CPU周期内并行或并发执行的

微操作控制信息集合。›它是微命令的组合，微指令存储在控制器中的控制存储器中。875.4.1微程序控制原理◊4、微程序›一系列微指令的有序集合就是微程序。־一段微程序对应一条指令。־微地址：存放微指令的控制存储器的单元地址›举例：以简单运算器通路图的微指

令格式为例：885.4.1微程序控制原理◊微指令基本格式注意勘误：89975相斥：（468）（579）（+-M）相容：（123）（XY组合）图解释905.4.1微程序控制原理◊操作控制：发出管理和指挥全机工作›圆点表示一个个微命令›某一位为1表示发出微命

令，为0不发出。־Eg.第1位为1时表示发出LDR1’־第4、5位位1表示将R1同时写入X、Y›微命令信号的时间控制־Eg.4、9、10、2在节拍电位均有效־需要和T脉冲做与操作־如：P157图5.22915.4.1微程序控制原理◊顺序控制：决定下一条微指

令地址›后四位：下一条微指令直接地址›P1P2：判断测试标志־P1P2均为0：使用直接地址־P1P2中有1：要进行P1或P2测试־根据测试结果修改直接地址925.4.1微程序控制原理◊看图p158图5.23提示：图中间下方，“微命令寄存器”不要改为“微指令寄存器”935.4.1微

程序控制原理945.4.1微程序控制原理◊思考：›微指令周期？›微指令字长？控制存储器的字长›控制存储器的大小受什么影响？›微地址›如何按照非顺序方式执行？955.4.1微程序控制原理◊控制存储器(μCM)。›这是微程序控制器的核心部件，用来存放微程序。其性能(包括容量、速度、

可靠性等)与计算机的性能密切相关。›只读特性›微指令周期：读出一条微指令并执行微指令的时间总和。965.4.1微程序控制原理◊微指令寄存器(μIR)›分为两部分：微地址寄存器(μMAR)和微命令寄存器›用来存放从控制存储器取出的正在执行的微指令，它的位数同微指令字长相等。›微地址寄存器存放将

要访问的下一条微指令地址›微命令寄存器存放一条微指令（包括操作控制字段和判别测试字段）975.4.1微程序控制原理◊地址转移逻辑›如果微程序不出现分支：下一条微指令地址直接由微地址寄存器给出›如果微程序出现分支：通过判别测试字段P和执行部

件的“状态条件”反馈信息，修改微地址寄存器内容。985.4.1微程序控制原理◊微程序控制器的工作过程›(1)执行取指令的公共操作。取指令的公共操作通常由一段取指微程序来完成，在机器开始运行时，自动将取指微程序的入口微地址送微地址寄存器，并从控制存储器中读出相

应的微指令送入微指令寄存器。微指令的操作控制字段产生有关的微命令，用来控制实现取机器指令的公共操作。当取指微程序执行完后，从主存中取出的机器指令就已存入指令寄存器IR中了。›(2)由机器指令的操作码字段通过微地址形成部件产生出该机器指令所对应的微程序的入口地址，并送入微地址寄存器99

5.4.1微程序控制原理›(3)从控制存储器中逐条取出对应的微指令并执行之，每条微指令都能自动产生下一条微指令的地址。›(4)一条机器指令对应的微程序的最后一条微指令执行完毕后，其下一条微指令地址又回到取指微程序的人口地址，从而继续第(1)步，以完成取下条

机器指令的公共操作。◊以上是一条机器指令的执行过程，如此周而复始，直到整个程序的所有机器指令执行完毕。1005.4.1微程序控制原理◊以一个典型例子说明微指令的工作过程›首先做知识准备›明确问题环境1015.4.1微程序控制原理◊BCD码？◊用4位二进制数来表示1位十进制数中的

0~9这10个数码◊Eg.（379）10=（001101111001）BCD1011110118891025.4.1微程序控制原理◊在我们的例子中：›7+3=10◊用BCD码做加法期望得到：›0111+0011=00010000◊而实际›0111+0011=1010◊用什么办

法解决实际问题，满足应用需求？1035.4.1微程序控制原理◊原理：判断两个数的和的每位›两位之和小于等于9时：按二进制加法处理›两位之和大于9时：需再加6，促成进位◊举例：›6+27+3›11+895+25◊减法规则与之类似1045.4.1微程序控制原理◊在图5.20所示运算器基

础上的具体做法：R1+R2+R3ab6◊做加法：›a+b+6有进位？›是：结果值正确›否：结果值减6恢复a+b的真实结果1055.4.1微程序控制原理◊假设在某编程环境下，需要完成BCD两个位加法运算，代码：b=b+

a；◊该代码被编译成机器语言后，以汇编语言写出可以假定是◊对于该指令，共耗费4个CPU周期›取指占1个CPU周期›执行占2-3个CPU周期指令:ADDR2R11065.4.1微程序控制原理◊BCD加法指令流程›数据通路图P156图5.20›指令周期流程图如右图R1R2R3ab6取指微指令微指令地

址判别测试P1给出微地址判别测试P2是否进位指令:ADDR2R1107◊勘误◊注意P159：第一条微指令的二进制编码：“在这条微指令中….”100000000000000000111111085.4.1微程序控制原理◊共四条微指令1000000000第1条微指令：取指令操

作信号0000000000001111116.PC->ABUS（I）13.发出读命令14.LDDR’15.LDIR’17.PC+118.P1判别:操作码译码“ADD2”：101013--17109取指执行过程图示1

100010011010010100100100000002.存结果LDR24.R1->X7.R2->Y10.+不判别测试，下一条微指令地址1001第2条微指令：R2+R1->R21110100001001010001001100000002.存结果LDR26.R2->X9.R3->Y10.

+P2判别：进位标志Cy，Cy=0:0001Cy=1:0000第3条微指令：R2+R3->R21120000000001010001001001000002.存结果LDR26.R2->X9.R3->Y12.-转地址

0000，即取指令第4条微指令：R2-R3->R21135.4.1微程序控制原理◊6、CPU周期和微指令周期的关系◊T1,T2,T3时间执行微指令(如运算等)◊T4上升沿打入结果至寄存器◊T4时间读取微

指令eg.取指eg.执行114机器指令与微指令的关系微地址寄存器115机器指令与微指令的关系◊1.一条机器指令对应一个微程序◊2.指令、程序、地址与内存有关，微指令、微程序、微地址与控制存储器有关◊3.每一个C

PU周期对应一条微指令1165.4.2微程序控制器设计技术◊一、设计微指令应当追求的目标›有利于缩短微指令的长度›有利于缩小μCM的容量›有利于提高微程序的执行速度›有利于对微指令的修改›有利于提高微程序设计的灵活性1175.4.2微程序控制器设计技术◊1、微命令的编码方法›编码

有三种方法：直接表示法/编码表示法/混合表示法›直接表示法：操作控制字段中的各位分别可以直接控制计算机，不需要进行译码。1185.4.2微程序控制器设计技术◊直接表示法特点：›这种方法结构简单，并行性强，操作速度快，但是微指

令字太长，若微命令的总数为N个，则微指令字的操作控制字段就要有N位。›另外，在N个微命令中，有许多是互斥的，不允许并行操作，将它们安排在一条微指令中会使信息的利用率下降。1195.4.2微程序控制器设计技术›2、编码表示法：将操作控制字段分为若干个小组

，每个组通过译码输出操作控制信号。1205.4.2微程序控制器设计技术◊可能存在的问题：›两位定义了四个微命令00,01,10,11›现在需要同时发出，或者说在同一个CPU周期内发出00和01微命令，怎么办？◊解决方法：相斥的微命令分为一组121123456789顺序控制4、5：00无操作01R

1－>X10R2－>X11DR－>X6、7：00无操作01R3－>Y10R2－>Y11R1－>Y8、9：00无操作01＋10－11M混和表示法•1、2、3位为直接表示法•4、5；6、7；8、9位为编码表示法对于教

材上例子的改进：1225.4.2微程序控制器设计技术◊编码注意几点：›①把互斥性的微命令分在同一组内，兼容性的微命令分在不同组内。这样不仅有助于提高信息的利用率，缩短微指令字长，而且有助于充分利用硬件所具有的并行性，加快

执行的速度。›②应与数据通路结构相适应。›③每个小组中包含的信息位不能太多，否则将增加译码线路的复杂性和译码时间。›④一般每个小组还要留出一个状态，表示本小组不发出任何微命令。123◊编码表示法特点：可以避免相斥，使指令字大大缩短，但增加了译码电路

，使微程序的执行速度减慢1245.4.2微程序控制器设计技术◊3、混合编码法：将前两种结合在一起，兼顾两者特点。一个字段的某些编码不能独立地定义某些微命令，而需要与其他字段的编码来联合定义1255.4.2微程序

控制器设计技术◊二、微指令地址的形成◊入口地址：每条机器指令对应一段微程序，当公用的取指微程序从主存中取出机器指令之后，由机器指令的操作码字段指出各段微程序的入口地址，这是一种多分支(或多路转移)的情况。1265.4.2微程序控制器设计

技术◊1、入口地址形成：如果机器指令操作码字段的位数和位置固定，可以直接使操作码与微程序入口地址的部分位相对应。1275.4.2微程序控制器设计技术◊2、后继微地址形成方法›（1）计数器的方式方法：־微程序顺序执行时，其后继微地址就是现行微地址加上一个增量(通常为1)；־当微程序遇

到转移或转子程序时，由微指令的转移地址段来形成转移微地址。־在微程序控制器中也有一个微程序计数器μPC，一般情况下都是将微地址寄存器μMAR作为μPC1285.4.2微程序控制器设计技术›特点：־优点

是简单、易于掌握，编制微程序容易־缺点是这种方式不能实现两路以上的并行微程序转移，因而不利于提高微程序的执行速度。1295.4.2微程序控制器设计技术◊（2）多路转移的方式›根据条件转移如图›条件：状态条件/测试/微指令中微地址/操作码›例如：P字段的2位可以做4路转

移›适用于：取指微指令执行之后，OP译码实现多路微程序入口微地址跳转130131132【例2】微地址寄存器有6位(μA5-μA0)，当需要修改其内容时，可通过某一位触发器的强置端S将其置“1”。现有三种情况：(1)执行“取指”微指令后，微程序按IR

的OP字段(IR3-IR0)进行16路分支；(2)执行条件转移指令微程序时，按进位标志C的状态进行2路分支；(3)执行控制台指令微程序时，按IR4，IR5的状态进行4路分支。请按多路转移方法设计微地址转移逻辑。133◊问题分析：指令格式：微指令格式：地址码R3R2R1R

0P3P2P1uA5uA4uA3uA2uA1uA0微命令进位标记C134◊按所给设计条件，微程序有三种判别测试，分别为P1，P2，P3。由于修改μA5-μA0内容具有很大灵活性，现分配如下：◊(1)用P1和IR3-IR0修改μA3-μA

0；◊(2)用P2和C修改μA0；◊(3)用P3和IR5、IR4修改μA5、μA4。◊其中μA0在P字段内容不同时，作用不同。◊最后再加上节拍脉冲135假设在CPU周期最后一个节拍脉冲获得微地址，转移

逻辑表达式如下：μA5=P3·IR5·T4μA4=P3·IR4·T4μA3=P1·IR3·T4μA2=P1·IR2·T4μA1=P1·IR1·T4μA0=P1·IR0·T4+P2·C·T4由于从触发器强置端修改，故前5个表达式可用“与非”门实现，最后一个用“与或非”门实现。下图

仅画出了μA2、μA1、μA0触发器的微地址转移逻辑图。1361375.4.2微程序控制器设计技术◊3、微指令格式分为两类：水平型微指令和垂直型微指令›（1）水平型微指令־水平型微指令是指一次能定义并能并行执行多个微

命令的微指令。־格式如下控制字段判别测试字段下地址字段1385.4.2微程序控制器设计技术›水平型微指令特点：־优点：▪微指令字较长，速度越快。▪微指令中的微操作有高度的并行性。▪微指令译码简单。▪控制存储器的纵向容量小，灵活性强。139־缺点：▪微指令字比较长，明

显地增加了控制存储器的横向容量。▪水平微指令与机器指令差别很大，一般要熟悉机器结构、数据通路、时序系统以及指令执行过程的人才能进行微程序设计，这对用户来说是很困难的。1405.4.2微程序控制器设计技术◊（2）垂直型微指令：采用编码方式。›设置微操

作控制字段时，一次只能执行一到二个微命令的微指令称为垂直型微指令。›先看第一个例子：1415.4.2微程序控制器设计技术◊垂直型微指令的特点：›微指令字短，一般为10～20位左右。›微指令的并行微操作能力有限，一条微指令一般只包含一个微操作命令。›微指令译码比较复杂。全部微命令用一个

微操作控制字段（微操作码）进行编码，微指令执行时需行完全译码。›设计用户只需注意微指令的功能，而对微命令及其选择、数据通路的结构则不用过多地考虑，因此，便于用户编制微程序。而且，编制的微程序规整、直观，便于实现设计的自动化。1425.4.2微程序控制器设计技术›垂直微指令字较短，使控制存储器

的横向容量少。›采用较长的微程序结构去换取较短的微指令结构›用垂直微指令编制微程序要使用较多的微指令，微程序较长；要求控制存储器的纵向容量大。垂直微指令产生微命令要经过译码，微程序执行速度慢。›不能充分利用数据通路具有多种并行操作能力1435.4.2微程序控制器设计

技术›水平型微指令和垂直型微指令的比较›(1)水平型微指令并行操作能力强，效率高，灵活性强，垂直型微指令则较差。›(2)水平型微指令执行一条指令的时间短，垂直型微指令执行时间长。›(3)由水平型微指令解释指令的微程序，有微指令字较长而微程序短的特点。垂直型微指令则相反。›(4)水平

型微指令用户难以掌握，而垂直型微指令与指令比较相似，相对来说，比较容易掌握。1445.4.2微程序设计技术◊4、动态微程序设计›对应于一台计算机的机器指令只有一组微程序，这一组微程序设计好之后，一般无须改变而且也不好改变，这种微程序

设计技术称为静态微程序设计。›采用EPROM作为控制存储器，可以通过改变微指令和微程序来改变机器的指令系统，这种微程序设计技术称为动态微程序设计。145◊过渡段›上边介绍了微程序控制器的原理及设计方法›控制器的另外一种实现方法是硬布线146

5.5硬布线控制器◊1、实现方法›通过逻辑电路直接连线而产生的，又称为组合逻辑控制方式，由门电路和触发器构成物理布线。◊2、设计目标›使用最少元件（复杂的树形网络）›操作速度最高›结构复杂不易调试，小的修改需要

全盘重新设计布线›VLSI与速度需求›硬布线控制器的没落和复兴…147硬布线控制器结构方框图某一微操作控制信号C是指令操作码译码器输出Im、时序信号（节拍电位Mi，节拍脉冲Tk）和状态条件信号Bj的逻辑函数。1485.5硬布线控制器◊3、逻辑原理◊（1）逻辑原理图›C是输出

，作为为微操作控制信号›Im为译码器输出›Mi为节拍电位›Tk为节拍脉冲›Bj为状态条件，即反馈信息),,,(jkimBTMIfC1495.5硬布线控制器◊（2）指令的执行流程›微程序控制器时序信号简单。只需要若干节拍脉冲信号即可。›组合逻辑控制器除了节

拍脉冲信号外，还需要节拍电位信号。1505.5硬布线控制器◊工作原理›当机器加电工作时，某一操作控制信号C在某条特定指令和状态条件下，在某一时序信号的特定节拍电位和节拍脉冲时间间隔中起作用，从而激活这条控制信号线

，对执行部件实施控制。1515.5硬布线控制器P167图5.29同步工作方式？图5.29硬布线控制器的指令周期流程图节拍电位节拍电位若干个节拍脉冲1525.5硬布线控制器◊（3）微操作控制信号的产生›在硬布线控制器中，某一微操作控制信号由布尔代数表达式描述的输出函数产生。›设计微操作控

制信号的方法和过程是，根据所有机器指令流程图，寻找出产生同一个微操作信号的所有条件，并与适当的节拍电位和节拍脉冲组合，从而写出其布尔代数表达式并进行简化，然后用门电路或可编程器件来实现。1535.5硬布线控

制器◊（4）设计步骤›①画出指令流程图›②列出微操作时间表־将指令流程图中的微操作合理地安排到各个机器周期的相应节拍和脉冲中去；־微操作时间表形象地表明：什么时间、根据什么条件发出哪些微操作信号。1545.5硬布线控制器◊③进行微操作信号的综合当列出所有指令的微操作时间

表之后，需要对它们进行综合分析，把凡是要执行某一微操作的所有条件(哪条指令、哪个机器周期、哪个节拍和脉冲等)都考虑在内，加以分类组合，列出各微操作产生的逻辑表达式，然后加以简化，使逻辑表达式更为合理。1555.5硬布线控制器◊④实现电路根据整理并化简的逻辑表达式组，可以用一系列组合逻辑电路加

以实现，加根据逻辑表达式画出逻辑电路图，用逻辑门电路的组合来实现之，也可以直接根据逻辑表达式，用PLA或其他逻辑电路实现。PS.PLA(Programmablelogicarrays)可编程逻辑阵列156◊例3:◊根据图5.29，写出以下操作控制信号RD

（I）、RD（D）、WE（D）、LDPC、LDIR、LDAR、LDDR、PC+1、LDR2的逻辑表达式。其中每个操作控制信号的含义是：›RD（I）—指存读命令›RD（D）—数存读命令›WE（D）——›LDPC—打入程序计数器›LDIR—打入指令寄存器›L

DAR—打入数存地址寄存器›LDDR—打入数据缓冲寄存器›PC+1—程序计数器加1›LDR2—打入R1寄存器157数据通路图RD/WRLDDRLDIRLDPCLDARPC+1158图5.29硬布线控制器的指令周期流程图159列出微操作时间表（

根据数据通路和操作流程图）节拍电位脉冲LDARLDDRLDIRM1T1T2T3ADD、STA、JMP、NOP、CLAT4ADD、STA、JMP、NOP、CLAADD、STA、JMP、NOP、CLAM2T1T2T3T4ADD、STA、JM

PM3T1T2T3ADD、STAT4160进行微操作信号的综合◊图5.29中五条指令的微操作控制信号举例。›LDAR=M1·T4+M2(ADD+STA+JMP)·T4›LDDR=M1·T3+M3(ADD+

STA)·T3›LDIR=M1·T4›其中M1、M2、M3是三个节拍电位信号；T3、T4为时钟周期信号；ADD、STA、JMP是指令OP字段译码器的输出信号。›最后给出电路（省略）1615.6流水CPU◊人们追求计算机有很高的处理速率◊促使计算机性能提高的因素除了提高器件性能外还有哪些

方式呢？？162回顾存储器性能提升方法◊解决途径›硬件工艺上的提升›并行工作־双端口访问和多模块交叉־空间并行和时间并行›采用分层的存储系统־Cache（第6节）־虚拟存储系统（第9章）1635.6流水CPU◊5.6.1并行处理技术◊5.6.2流水CP

U的结构◊5.6.3流水线中的主要问题◊5.6.4PentiumCPU1645.6.1并行处理技术◊并行性（Parrelism）概念›问题中具有可以同时进行运算或操作的特性›例：在相同时延的条件下，用n位运算器进行n位并行运算速

度几乎是一位运算器进行n位串行运算的n倍（狭义）◊广义含义›只要在同一时刻（同时性）或在同一时间间隔内（并发性）完成两种或两种以上性质相同或不同的工作，他们在时间上相互重叠，都体现了并行性。1655.6.1并行处理技术◊三种形式›时间并行（重叠）：让多个处理过程在时间上相互错开，轮流

使用同一套硬件设备的各个部件，以加快硬件周转而赢得速度，实现方式就是采用流水处理部件›空间并行（资源重复）:以数量取胜原则来提高计算机的处理速度。主要体现在多处理器系统和多计算机系统。它能真正的体现同时性，LS

I和VLSI为其提供了技术保证›时间+空间并行,Pentium中采用了超标量流水技术,在一个机器周期中同时执行2条指令1665.6.2流水CPU的结构◊流水计算机的系统组成›存储器体系：主存采用多体交叉存储器；Cache›流水方式CPU：指令部件、指

令队列、执行部件־指令流水线־指令队列：FIFO־执行部件：可以由多个采用流水线方式构成的算术逻辑部件构成，可以将定点运算部件和浮点运算部件分开。第一个流水：多体交叉存储第二个流水：CPU流水第三个流水：运算器流水1675.6.2流水CPU的结构◊流水线CPU时空

图›IF（InstructionFetch取指）›ID（InstructionDecode指令译码）›EX（Execution执行）›WB（WriteBack写回）1685.6.2流水CPU的结构◊非流水线时空图1695.6.2流水CPU的结构◊标量流水线时空图170

5.6.2流水CPU的结构◊超标量流水线时空图1715.6.2流水CPU的结构◊超标量流水›具有两条以上的指令流水线›上图中流水线满载时，每一个时钟周期可以执行2条指令›采用时间和空间并行技术◊PS.此时钟周期不同于彼“时钟周期”›一个是流水理论中的概念›一个是指令周期、CPU周期中的概念

1725.6.2流水CPU的结构◊流水线（Pipelining）的分类›按种类分为־指令流水线：指令步骤并行,指令分成取指、译码、取操作数、执行、写回等几个并行处理的过程段。־算术流水线：运算步骤并行,如流水加法器，流水乘法器，流水除法器־存储流水线：多体交叉并行访

存־处理机流水线（宏流水线）：程序步骤的并行，由处理机级联，主要应用在多机系统中。1735.6.3流水线中的主要问题◊流水瓶颈问题（流水线中有速度慢的段）›再分成几个段›用资源重复的方法也可以解决◊断流问题›因为出现了相关冲突1745.6.3流水线中的主要问题

◊1.资源相关：多条指令进入流水线后在同一时钟周期内争用同一功能部件。›解决办法：后边指令拖一拍再推进；或增设一个存储部件，指令数据分存取指译码执行访存写回1755.6.3流水线中的主要问题◊2.数据相关，看例子◊例：两条指令发生数据相

关冲突RAW(ReadAfterWrite)写后读◊ADDR1,R2,R3R2+R3-->R1◊SUBR4,R1,R5R1-R5-->R4◊ANDR6,R1,R7R1^R7-->R6IDIDEXEXWB1765.6.3流水线中的主要问题◊数据相关›RAW(ReadAfterWrite)写

后读־后面指令用到前面指令所写的数据›WAR(WriteAfterRead)读后写־后面指令覆盖前面指令所读的单元›WAW(WriteAfterWrite)写后写־两条指令写同一个单元◊解决办法：›可以推后后继指令对相关单元的读操作›设置相关的直接通路（Forwarding）1775.6.3流

水线中的主要问题◊3.控制相关›引起原因：转移指令־当前指令有跳转，但流水已经开启后续指令处理过程。›解决办法1：延迟转移法，让跳转的指令接在最后流水入口›解决方法2：转移预测法，用硬件预测将来的行为，提前让转移指令进流水。178◊【例4】流水线中有三类数

据相关冲突：写后读（RAW）相关；读后写（WAR）相关；写后写（WAW）相关。判断以下三组指令各存在哪种类型的数据相关。1）I1ADDR1，R2，R3；（R2）+（R3）->R1I2SUBR4，R1，R5；（R1）-（R5）->R42）I3STOM（x），R3；

（R3）->M(x)M(x)是存储器单元I4ADDR3，R4，R5；（R4）+（R5）->R33）I5MULR3，R1，R2；（R1）×（R2）->R3I6ADDR3，R4，R5；（R4）+（R5）->R3写后读读后写写后写179◊解：第1）组指令中，I1指令运算结果应先写入R1，然后在I

2指令中读出R1内容。由于I2指令进入流水线，变成I2指令在I1指令写入R1前就读出R1内容，发生RAW相关。第2）组指令中，I3指令应先读出R3内容并存入存储单元M（x），然后在I4指令中将运算结果写

入R3。但由于I4指令进入流水线，变成I4指令在I3指令读出R3内容前就写入R3，发生WAR相关。第3）组指令中，如果I6指令的加法运算完成时间早于I5指令的乘法运算时间，变成指令I6在指令I5写入R3前就写入R3，导致R3

的内容错误，发生WAW相关。180流水线性能1.吞吐率单位时间内流水线所完成指令或输出结果的数量8.3•最大吞吐率•实际吞吐率连续处理n条指令的吞吐率为设m段的流水线各段时间为ΔtTp=m·Δ+(n-1)·ΔnttTpmax=Δ

1t1812.加速比Sp8.3m段的流水线的速度与等功能的非流水线的速度之比设流水线各段时间为Δt完成n条指令在m段流水线上共需T=m·+(n-1)·ttΔΔ完成n条指令在等效的非流水线上共需T′=nm·tΔSp=m·+(n-

1)·nm·=nmm+n-1ΔtΔΔtt则1828.3(m+n-1)Δt=nΔt流水线各段处于工作时间的时空区流水线中各段总的时空区效率=3.效率mΔt31245312453124531245………………………………n-1nn-1nn-1nn-1

nT时间S空间空间S4S3S2S1(n-1)Δt流水线中各功能段的利用率1835.6.4PentiumCPU◊PentiumCPU（第一代）›1989年初0.8um工艺，310万晶体管›有60M和66MHz外频两种版本›5V电压，功耗20W›超标量流水线结构־486有一条流

水线־Pentium有U和V两条指令流水线▪U流水线可以执行所有的整数和浮点指令▪V流水线可以执行简单的整数和FXCH浮点指令›双重分离式Cache，减少了等待和搬移数据时间›32位CPU，外部数据总线宽度为64位，外部地址总线宽度为36位1845.

6.4PentiumCPU›非固定长度指令格式，9种寻址方式，191条指令，兼具有RISC和CISC特性，不过我们还是将其看成CISC›SL电源管理技术›提供了更加灵活的存储器寻址结构，可以支持传统的4

k大小的页面，也可以支持4M大小的页面›动态转移预测技术›Pentium结构图־MESI（ModifiedExclusionShareInvalid）־BTB（BranchTargetBuffer）־TLB

（TranslationLookasideBuffer）1851865.7RISCCPU◊三要素：›有限的简单指令集›大量的CPU通用寄存器›流水及优化1875.7RISCCPU◊特点־（采用流水线技术）־简单而统一格式的指令译码；־大部分指令可以单周期执

行־只有LOAD/STORE可以访问存储器־简单的寻址方式־采用延迟转移技术־采用LOAD延迟技术־三地址指令格式־较多的寄存器־对称的指令格式־其他。。。。（见书）1885.7RISCCPU◊RISC与CISC的对比◊P177表5.41895.7RISCCPU◊实例

MC88110›CPU结构框图（见下图）־12个执行功能部件־3个Cache（指令，数据和目标指令）־两个寄存器堆（通用寄存器堆、扩展寄存器堆）־六条80位宽的内部总线190MC88110CPU结构框图191MC88110的指令流水线◊超标量流水线CPU›F&D：取指和译码段需要一个时钟周期，

›EX：执行段，大都只需要一个时钟周期，›WB：写回段，只需要时钟周期的一半›采用了直接通路（Forwarding）技术F&DEXWB192◊指令动态调度策略›按序发射־取两条指令，配对发送，一个周期可以有两条指令执行完毕־如下图：193◊第一条

指令由于资源相关或数据相关,则这两条指令都不发射◊若第一条指令能发射,第二条不能发射,只发射第1条指令到EX段,第二条指令等待并新取一条指令与之配对等待发射1945.7RISCCPU◊几个问题：›怎样判断能否发射呢?־

可以采用计分牌的方法›如何保证按序完成？־FIFO指令队列›如何对待控制相关（转移指令）？־采用延迟转移法和目标指令cache法1955.7RISCCPU◊计分牌：›计分牌是一个位向量、每一位对应寄存器堆中的一个寄存器。›指令发射时，目的寄存器在计分牌中相应位为1；写回后清0›判断指令可

否发射的条件是：־该指令的所有目的寄存器、源寄存器在向量位中对应的位都为0־否则，等待这些位清除1965.7RISCCPU◊FIFO队列›FIFO队列称为历史缓冲器，每当一条指令发射后，副本传入FIFO队列队尾

›只有当前面的指令执行完毕，才到达队首，›执行完毕后，离开队列1975.7RISCCPU◊延迟转移法›可选›如果采用延迟转移选项，则转移指令后的指令被发射›否则，转移延迟时间内无指令发射◊指令Cache（TIC

）法›是一个32位的全相联Cache，用来保存转移路径的前两条指令1985.7RISCCPU◊例5超标量流水线结构如下1995.7RISCCPUI1LDAR1,AI2ADDR2,R1I3ADDR3,R4I4MULR4,

R5I5LDAR6,BI6MULR6,R7◊画出按序完成各段推进情况图◊画出按序完成流水线时空图RAWWARWAW2005.7RISCCPUI62015.7RISCCPU202第五章小结◊CPU是计算机的中央处理部件，具有4项基本功能。现代CPU构成有3部分。◊CPU中的寄存器：指令寄存

器、程序计数器、地址寄存器、数据缓冲寄存器、通用寄存器、状态条件寄存器。◊指令周期：CPU从存储器取出一条指令并执行这条指令的时间和称为指令周期。203第五章小结◊时序信号产生器：提供CPU周期（也称

机器周期）所需的时序信号。◊操作控制器：利用这些时序信号进行定时，有条不紊地取出一条指令并执行这条指令。◊微程序控制器：利用软件方法设计操作控制。◊硬布线控制器：某一微操作控制信号是指令操作码译码输出、时序信号和状态条件信号的逻辑函数。204第五章小结◊并行处理技术贯穿于信息加工的各个步骤和阶段。

概括起来，主要有三种形式：①时间并行；②空间并行；③时间并行+空间并行。◊流水CPU是以时间并行性为原理构造的处理机，是一种非常经济而实用的并行技术。目前的高性能微处理机几乎无一例外地使用了流水技术。流水技术中的主要问题是资源相关、数据相关和控制相关，为此需要采取相应

的技术对策，才能保证流水线畅通而不断流。205◊看动画◊布置作业：›P183：1，2，6，8，11，12，13，16›修改题目：1.（2）保存当前正待执行的……2.参见图5.15的数据通路。……12.（1）……；

（2）完成100个任务，加速比是多少？；其余编号顺延13.增加（4）求流水线的效率。206Q&A