【文档说明】计算机组成原理22课件.pptx，共(15)页，133.698 KB，由小橙橙上传

转载请保留链接：https://www.ichengzhen.cn/view-76254.html

以下为本文档部分文字说明：

计算机组成原理22课件2.2.1补码加减法–如：y=0.0111[y]补=0.0111[-y]补=1.1001从右边到左边，除了第一个1和右边的0保持不变以外，其它按位取反,很重要！2.2.1补码加减法例x=-0.1011,y=0.0111[x]补=1.0101[y]补=0.0111[x+y]

补=[x]补+[y]补=1.0101+0.0111=1.1100x+y=-0.0100例x=+0.11011,y=-0.11111[x]补=0.11011[y]补=1.00001[-y]补=0.11111[x-y]补=[x]补+[-y]补=1.

110102.2.2溢出的检测•溢出的检测–可能产生溢出的情况•两正数加，变负数，上溢（大于机器所能表示的最大数）•两负数加，变正数，下溢（小于机器所能表示的最小数）2.2.2溢出的检测例3：ｘ＝＋0.1011,ｙ＝＋0.1001,求ｘ＋ｙ例4：ｘ＝－0.1101,ｙ＝－0.1011,求ｘ＋ｙ2

.2.2溢出的检测一、检测方法1、双符号位法（参与加减运算的数采用变形补码表示）x2>x≥0[x]补=4+x0≥x>-2Sf1SF200正确（正数）01上溢10下溢11正确（负数）Sf1表示正确的符号，逻辑表达式为V=Sf1⊕Sf2,可以用异或门来实现2

.2.2溢出的检测二、检验举例：•ｘ＝＋0.1100,ｙ＝＋0.1000,求ｘ＋ｙ•ｘ＝－0.1100,ｙ＝-0.1000,求ｘ＋ｙ•结果出现了01或10的情况就为溢出2.2.2溢出的检测2、单符号位法•CfC000正确（正数）01上溢10下溢11正确（负数）•V=Cf⊕C0其中C

f为符号位产生的进位,C0为最高有效位产生的进位。2.2.4基本的二进制加法/减法器首先我们来讨论最简单的一位全加器的结构，设定两个二进制数字Ai，Bi和一个进位输入Ci相加，产生一个和输出Si，以及一个进位输出Ci＋1。Ai＋B

iCiCi＋1Si下表列出一位全加器进行加法运算的输入输出真值表。输入输出AiBiCiSiCi＋10000000110010100110110010101011100111111表2.2一位全加器真值表根据表2.2所示的真值表，三个输入

端和两个输入端可按如下逻辑方程进行联系：行波进位的补码加法/减法器由上图看到，n个1位的全加器(FA)可级联成一个n位的行波进位加减器。M为方式控制输入线，当M＝0时，作加法(A＋B)运算；当M＝1时，作减法(A－B)运算，在后一种情况下，A－B运算转化成[A]补＋[－B]补运算

，求补过程由B＋1来实现。因此图中最右边的全加器的起始进位输入端被连接到功能方式线M上，作减法时M＝1，相当于在加法器的最低位上加1。另外图中左边还表示出单符号位法的溢出检测逻辑；当Cn＝Cn－1时，运算无溢出；而当Cn≠Cn－1时，运算有溢出，经异或门产生溢出信号。对一位全加器(FA)来说，S

i的时间延迟为6T(每级异或门延迟3T)，Ci＋1的时间延迟为5T，其中T被定义为相应于单级逻辑电路的单位门延迟。T通常采用一个“与非”门或一个“或非”门的时间延迟来作为度量单位。现在我们计算一个n位的行波进位加法器

的时间延迟。假如采用图2.2(a)所示的一位全加器并考虑溢出检测，那么n位行波进位加法器的延迟时间ta为ta＝n·2T＋9T＝(2n＋9)T9T为最低位上的两极“异或”门再加上溢出“异或”门的总时间，2

T为每级进位链的延迟时间。