【文档说明】计算机构造概论课件.ppt，共(59)页，190.001 KB，由小橙橙上传

转载请保留链接：https://www.ichengzhen.cn/view-77372.html

以下为本文档部分文字说明：

計算機構造概論４／１３（木）竹村治雄ノイマン型コンピュータ基本アーキテクチャ•ノイマン型コンピュータフォンノイマンらが最初に提示したコンピュータの仕組みの原型．現在の大半のコンピュータに引き継がれている．ノイマン型コンピュータの

特徴•プログラム内蔵方式プログラムを実行時にコンピュータ外部から与えるのではなく，コンピュータ内部のメモリ装置の中にあらかじめ内蔵（格納）し，実行時に必要なプログラムを読み出す．•逐次コンピュータプログラムカウンタ（ＰＣ）という，実行中の命令を保持するレジスタによって，逐

次的に実行．•固定された命令セットアーキテクチャノイマン型コンピュータアーキテクチャのマシン命令セットはおおよそ固定．•線形メモリ装置ノイマン型コンピュータのメモリには1次元（線形）にアドレスがつけられている•フォンノイマンボトルネッ

ク典型的なノイマン型コンピュータでは，プロセッサ（処理装置）とメモリ（格納装置）が分離され，さらにメモリ中に命令とデータが共存しているために，プロセッサとメモリ間のアクセス要求やデータ転送が競合し，この部分の性能がコンピュータ全体の性能を左右することが多い．プロセッサメモリ転送路命令・データフ

ォンノイマンボトルネックコンピュータの基本ハードウェア構成•CPU（CentralProcessingUnit）•メインメモリ•入出力装置•バスCPU制御装置・演算装置メインメモリ装置命令・データ入出力装置通信装置バスCPU“

処理装置”，あるいは“プロセッサ”ともいい，情報の処理・加工・操作・演算を分担するハードウェア資源（装置）インタフェース命令バス制御バスデータバス格納レジスタ等処理（演算）ALU等制御シーケンサ等メモリ装置

入出力装置レジスタ（register）：CPU内の情報格納装置“アキュムレータ（累算器）”，“ラッチ”，”バッファ”，などと呼ばれる．ALU（AarighmetricandLogicUnit）:算術論理演算装置演算操作（Operation）や演

算の対象となる情報（データ）の種類も多種考えられるシーケンサ：制御装置情報処理の流れを制御する装置であり，特に命令の実行順序(シークエンス)を制御する装置をシーケンサという用語説明メインメモリ装置コンピュータの主な情報格納装置をメ

インメモリ（主記憶）という．レジスタなどのCPU内部の情報格納装置を比較すると，メインメモリは相対的に大容量・長期間格納機能という特徴がある．入出力装置メインメモリ装置を補助する形でさらに大容量の情報を格納する装置（これを

外部メモリ装置，補助メモリ装置という）やコンピュータ外部にある装置との通信（入出力）を行う装置を，広い意味での入出力装置という．バス各装置間の通信路として特に各装置によって共用される情報の転送路をバスという．用語説明用語説明命令とデータ•（マシン）命令コンピュー

タによる計算や情報処理を制御する情報．メインメモリ装置内の命令のアドレスを格納するレジスタがプログラムカウンタ(PC)である．•データ計算や処理の対象となる情報．メインメモリ内のデータのアドレスを格納するレジスタは

普通（PC）とは別に備えられており，メモリアドレスレジスタ（MAR）という．命令データPCMARメインメモリ装置内の命令とデータ命令セットアーキテクチャハードウェア機構とソフトウェア機能によるコンピュータシステム全体の機能の分担役割としてのコンピュータアーキ

テクチャは，ハードウェア機構とソフトウェア機能とのインターフェースとして示される．“インターフェイス＝マシン命令の機能”•マシン命令セットユーザやプログラマに提示されるマシン命令の一覧•命令セットアーキテクチャマシン命令セットは協議のコンピュータアー

キテクチャとして考えられ，これをInstructionSetArchitecture（ISA:命令セットアーキテクチャ）というコンピュータ内部における数の表現形式•2進数“0”，“1”コンピュータ内部では電源の“ON”，”OF

F”•ハードウェア資源の容量の単位•bit•byte（1Byte=8bit）•word（ex.1word=4Byte=32bit）コンピュータ内部における容量の基本単位として決められたサイズ（アーキテクチャによって異なる場合がある）命令形式•コンピュータの命令はコンピュータの内部のバ

ス幅に合わせて表現される•典型的な命令1個を命令ワード（word:語）という命令コードオペランドオペランド命令ワード（1命令ワード32bitが一般的）•命令コード命令の種類を示す•オペランド命令で使用するデータの存在場所（アドレス）を示すオペランド

•ソースオペランド命令実行によって処理（演算）されるデータのアドレスを示す•ディスティネーションオペランド命令実行によって処理された結果データの格納先を示すsrc1src2dest処理・演算命令ワードOPsrc1src2destソースオペランドディステ

ィネーションオペランドオペランド数による命令形式の分類•3アドレス形式•2アドレス形式•1アドレス形式•1・1/2アドレス形式•0アドレス形式•4アドレス形式3アドレス形式src1src2dest処理・演算メインメモリレジスタopr2opr1opr3

OPopr2opr1opr3命令ワード２アドレス形式src1src2dest処理・演算メインメモリレジスタopr2opr1OPopr2opr1命令ワード１アドレス形式src1src2dest処理・演算メインメモリレ

ジスタopr1OPopr1命令ワードACAC:アキュムレータ（累算器）1・1/2アドレス形式src1src2dest処理・演算メインメモリレジスタopr2opr1OPopr2opr1命令ワードレジスタ短０アドレス形式src1src2dest処理・演算オペランドを明

示しない命令形式src1src2OP…….……PushdownPopupスタックトップスタック４アドレス形式src1src2dest処理・演算メインメモリレジスタopr2opr1opr3OPopr2opr1opr3命令ワードPCNext(次命令）Nextアドレス修飾方式•アドレス空間•

アドレス修飾•オペランドの格納装置•絶対アドレッシング＆相対アドレッシング•各種のアドレス修飾方式アドレス空間メインメモリには多量のデータが格納されるので，それらの格納場所を識別する為にメインメモリはアドレスつけされる．この

アドレッシングされたデータの格納場所をアドレス空間という•物理アドレス空間メインメモリのハードウェアそのものにつけられているアドレス•論理アドレス空間オペランドとしてマシン命令中に指定できるアドレス．（ソフトウェアの柔軟性を活用ためにも，マシン命令で物理アドレス空間を直接

する指定することを避けるために利用される）アドレス修飾命令中のオペランドとして指定してある論理アドレス空間と，実際の物理アドレス空間をマッピングする方法OPoprアドレス変換物理アドレス空間論理アドレス空間アドレス修飾EAメインメモリEAアクセス対象EA(effectiveaddress)

:実際のオペランドが格納されているアドレスオペランドの格納装置オペランドによるアドレッシングの対象となる資源•メインメモリ主要なメモリ装置．アドレス空間は大きい．アドレス修飾の対象•レジスタアドレス空間はメインメモリに比べる

と小さい．高速なアクセスが必要なため，アドレス修飾を行わず直接レジスタ番号を指定する•入出力装置，制御装置アーキテクチャによっては，入出力装置や制御装置の一部にも認識番号（アドレス）が割り振られており，オペランドとしてこれらを

指定できる絶対アドレッシングと相対アドレッシング•絶対アドレッシング実効アドレスを１つだけ求め，それによってアクセス対象を決定するドレス修飾方式•相対アドレッシングアドレスを2つもとめ，それらを加算することに

よって実行アドレスを決める方式メインメモリ実効アドレス絶対アドレッシングEAEA1EA1(ベースアドレス)(ディスプレースメント)相対アドレッシングEA=EA1+EA2各種のアドレス修飾方式•イミーディエート（immediate,即値）•直接（d

irect,絶対）•間接（indirect,絶対間接）•レジスタ（レジスタ直接）•レジスタ間接•インデックス•インデックス間接•ベース•ベースインデックス•プログラムカウンタ相対•プログラムカウンタ相対インデックス•イミーディエート

（immediate,即値）オペランドそのものがアクセス対象データとなる．アドレス修飾機構を経由せずオペランドへのアクセスが行われる．•直接（direct,絶対）オペランドが直接実効アドレスとなる．命令opr312opr102312メインメモリEA=102アドレス修飾

機構では，特に複雑な操作を行う必要はないので高速アクセスが可能．メインメモリの物理アドレス空間が広い場合，相当に長いオペランド町が必要となるので，メインメモリ容量が少ない場合に適しているアドレス修飾方式•間接（indirect,絶対間接）直接アドレス修飾方式で指定したオペランドデータを

実際の実効アドレスとする•レジスタ（レジスタ直接）直接アドレス修飾方式において，アクセス対象をメインメモリではなくレジスタとする方法opr850312メインメモリEA=101101850oprReg3312レジスタEA=Reg3•レジスタ間接間接アドレス修飾方式において，最初に読み出す実効アド

レスがメインメモリではなくレジスタにある場合であるoprReg4312メインメモリEA=870870•レジスタ内容をプログラムで操作することによって実行時に動的に実効アドレスを変えることができる．•実効アドレスの読み出しがレジスタへのアク

セスとなるので，間接方式の欠点である長いアクセス時間も短縮可能•インデックスベースアドレスとしてオペランド（即値）を直接使用し，ディスプレースメントをオペランドによって指定されたレジスタにある値とする相対アドレッシング方式Reg3opr1opr2125レジスタ-25Reg3インデ

ックスレジスタ312+ベースメインメモリディスプレースメントReg2opr1opr2806809レジスタ3Reg２①203②200+•インデックス間接インデックス方式と同様の方法で計算したアドレスで一端実効アドレスを読み出し，それによって

実際のアクセスを行う方式+312EA=203①①①①プリインデックス②ポストインデックス②②②②メインメモリ•ベースインデックス方式におけるレジスタの役割（ディスプレースメントの格納）を入れ替えて，ベースアドレスの格納にレジスタを利用する方式20opr1opr2Re

g3レジスタ800312+メインメモリディスプレースメントReg3ベースレジスタベースEA=820ベースアドレスが可変．ディスプレースメントが固定．•ベースインデックスインデックス方式とベース方式を融合

したアドレス修飾方式．ベースアドレスはベースレジスタから．ディスプレス面とはインデックスレジスタから，それぞれ読み出し，それらを加算することによって実効アドレスを求める．Reg2opr1opr2Reg4レジスタ200312+メインメモ

リディスプレースメントReg4ベースレジスタベースEA=221Reg221•プログラムカウンタ相対（PCベース）ベースレジスタの代わりにプログラムカウンタを用いるベース方式の変形．PCは普通単一なのでオペランドが１つですむ相対アドレッシ

ングである．①高級プログラミング言語の制御構造を実現するための分岐命令，②コード変更テーブルなどの各種テーブルへのアクセスなどで活用できるopr42312+メインメモリEA=342300PC•プログラムカウンタ

相対インデックス（PCベースインデックス）ベースレジスタの代わりにPCを用いた場合のベースインデックス方式．プログラムカウンタ相対と同様に，ベースインデックスの特徴をオペランド1つによって利用できる．oprReg2レジスタ312+メインメモリEA=200-1

5215PCデータ形式•データコンピュータ内部で操作される情報には，命令以外に命令が処理するデータがある•ユーザ（プログラマ）が定義したデータユーザやプログラマによってプログラム中で宣言され，コンパイルされた後

に，実行時にメインメモリ装置に割り付けられるプログラミング言語とハードウェア構成とのインターフェースとして命令セットアーキテクチャの一端を構成•システムが生成したデータコンピュータシステムが生成するデータ．オペレーティングシステムとハードウェア構成とのインターフェースとして命令セットアーキテクチャ

の一端を構成•データの属性データの種々の性質（『属性』）を決めるには次のようなものがある•領域同じ属性を持ち相互に識別可能はデータの種類を示す指標であり，以下の２つの要因から構成される①範囲：そのデータが取れるデー

タの値の個数または範囲②精度：引き続くデータ値間の距離•演算そのデータに対し適用できる処理機能•格納（内部表現方式）論理的なデータを物理的（ハードウェア）資源上で表現する処理機能•データ型同じような属性をもつ

データの集合•整数型（numeric）•論理値型（boolean）•文字型（character）•数値型データ•自然数：正（非ゼロ）の整数•整数：自然数，負の整数，０を合わせたもの•有理数：整数と分数を合わせたもの•実数：有理数と無理

数を合わせたもの•複素数：実数と虚数を合わせたもの非数値型•整数型範囲：自然数，０，不整数精度：１演算：算術演算格納形式：固定長形式：ほとんどのせいすうは範囲が限られていることを利用して，バイトやワードという決められた単位で格納する方式可変長形式：ビット単位で格納場所の長さを変えられる方式

．格納装置の利用効率はよいがアクセス機構は複雑•実数型範囲：-∞～+∞精度：表現形式によって決まる演算：算術演算であり，制すと同程度の演算種類を持つ格納形式：主として，浮動小数点表現•論理値型•範囲：真・偽•演算：論理演算•格納形式：1ビットですむ．•文字型範囲：①印刷可能な文字（アルファベット

など）②印刷不可能な制御文字（制御コード）演算：①他のデータ型との相互データ型変換操作②文字列に対する操作（抽出，連結，削除，挿入）③転送（move），探索（search）格納形式：エンコードしてパックする•構造データ型基本データ型に対して，多数この基本データ型のデータを複雑にくみ合わせて作成する

型．構造データ型では，範囲が有限（静的固定）か無限（動的可変）かによって操作方法の複雑度が異なる•配列型同一データ型のデータ要素の集合．インデックス値によってランダムアクセスが可能（ex,array[100]）•レコード型異なるデータ型の混在が可能なデータ要素の集合．要素（フィールド）へのアク

セスは名前（フィールド名）で行う•集合型列挙（数え上げ）可能なデータ要素の集まり．各要素のデータ型が異なってもよいが，各要素は非構造データである•文字列型：文字型データの配列命令実行サイクル1つの命令はいくつかの仮定を経て実行される．1つの命令実行過程を命令実行サイクルというシーケンサPCMAR

MARMARMMMMMMMDRMDRMDRIRアドレス変換デコーダ実行命令アドレス命令オペランドアドレスオペランドオペランド（結果）アドレス結果faaaabcfcccceeeea～eについて説明→a)命令フェッチプログラムカウンタ（PC）におかれた命令のアドレ

スをメモリアドレスレジスタ(MAR)に設定し，命令の読み出しをメインメモリ装置（MM）に指令する．読み出された命令がメモリデータレジスタ（MDR）を経て命令レジスタ（IR）に設定されるまでの課程命令をメモリ装置より読み出し，CPU内のレジスタに格納することを『命令フェッチ』という格納されてい

る命令のアドレスが論理アドレスである場合には，この課程での物理アドレスへの変換が必要b)命令デコードフェッチされた命令は命令形式に従って符号化されているので，それをデコード回路によって解読するする課程c)オペランドフェッチオペランドに

従って命令の実行に使用するデータをメモリやレジスタなどから読み出す．オペランドがメインメモリ装置にある場合には，デコードされた命令のオペランドは論理アドレスにあるので，それをアドレス変換機能によって物理アドレスに変換しMARに設定する．そして，オペランドの読み出しをメモリ装置に指令する．オペランド

がすべて読み出されるまでがこの課程b)実行フェッチされたオペランドを用いて命令（演算）を実行するe)結果格納命令の実行結果を格納先を示すオペランドに従ってメインメモリやレジスタへ格納する．メインメモリへの格納が必要な場

合は，実行結果をMDRに，それぞれ設定し，メインメモリに書き込みを指令するf)次命令アドレス決定現在実行している命令の次に実行するべき命令のアドレスは，現在実行している命令の機能として暗黙的にあるいは明示的に指定されるため，それをPCへ設定する課程基本命令セット•データ操作（演算）命令（命令では

なく）データを処理・操作(演算）する命令•順序制御命令命令の実行順序を明示的に制御・処理する命令•OSに関係する命令①コンピュータの停止（halt）②入出力装置の制御③割り込み制御④命令実行サイクルを消費するだけで，実際に

は何もしない命令．主としてオペレーティングシステムが直接使用する命令ハードウェア/ソフトウェア・トレードオフ命令セットアーキテクチャはハードウェアとソフトウェアの機能の分担の境界線（インターフェイス）であり，コンピュータシステムのハードウェア機能とソフトウェア機能のトレードオフ，すなわち機能

分担の割合を左右する命令セット（アーキテクチャ）を設計する際には，ハードウェア技術だけでなくソフトウェア技術やそのバランス（トレードオフ）に配慮しなければならないプログラムソフトウェアハードウェアコンパイラOSプログラミング言語システムプログラム命令セットアーキテクチャ•シ

ステムプログラムコンピュータシステムのソフトウェア機能の一部としてあらかじめ組み込まれているソフトウェアex)•プログラミング言語処理ソフトウェア（コンパイラ等）•オペレーティングシステムコンピュータアーキテクチャを設計する際の具体的な作業としては，これらコンパイラやOSとハ

ードウェア構成方法とのトレードオフ（機能分担）を考えることが中心となる•プログラミング言語処理ソフトウェア（コンパイラ）とのインターフェイス•マシン命令形式•アドレス修飾（アドレッシング）方法•データ表現形式•命令

機能（命令セットアーキテクチャ）これらはハードウェア・ソフトウェアのトレードオフに関わり，アーキテクチャとしてこれらが先に決められている場合には，これらを意識してプログラミング言語やその処理方式を設計しなければな

らない．•OSとのインターフェイス•CPU管理（プロセス管理）•メモリ管理•入出力処理•割り込みや例外の処理•実行制御これらも，ハードウェア・ソフトウェアトレードオフを左右する．普通，アーキテクチャとしてこれらが先に決められているので，これらを意識してOSを設計しなければなら

ない．•プログラミング言語の処理方式•コンパイル方式プログラムを実行に先立ってコンパイラによってマシン命令列に翻訳する方式．セマンチィックギャップをプログラミング言語側から埋めていく方法•インタプリト方式プログラムのシン

タックス（構文）とセマンティクス（意味）を解釈実行するインタプリタによってプログラムを直接に解釈・実行する方法言語A言語B言語CプログラムコンピュータハードウェアISAaISAbISAcセマンティック

ギャップコンパイル方式インタプリト方式言語処理ソフトウェア•プログラミング言語処理方式によるアーキテクチャの分類•CISCアーキテクチャ•RISCアーキテクチャ•超CISCアーキテクチャ•CISC(ComplexInstructionSetComputer)アーキテクチャプログ

ラミング言語の処理機能をできるだけハードウェアで実現しようとするトレードオフを採る．メインフレームコンピュータのような汎用コンピュータや汎用マイクロプロセッサで採用されることの多い保守的アーキテクチャ．既存のコンピュータとの互換性や移植性を

重視するトレードオフである．•RISC(ReducedInstructionSetComputer)アーキテクチャCISCとは逆に，プログラミング言語の処理機能をできるだけソフトウェアで実現しようとするトレードオフを採る．“C

ISCの様に多種多様な命令セットを提供することのみが，必ずしもコンピュータシステム実現の際の低コスト化につながってはいない”という認識によって生み出された．ソフトウェアとハードウェアのインターフェースはマシン命令セットアーキテクチャであり，特にV

LSIを思考したコンピュータで採用されることが多い．•超CISCアーキテクチャ高級言語マシンとも呼ばれ，対象とするプログラミング言語の機能レベルを思考したマシン命令セットアーキテクチャをとる．CISCア

ーキテクチャよりもさらにハードウェア機能を重視し，プログラミング言語の処理の機能の大半をハードウェアやファームウェアによって実現するトレードオフを採る．特定の応用は高速化できるが，問題適応性や柔軟性に欠けるので，汎用コン

ピュータよりも専用コンピュータで採用されることが多い．•命令機能の評価TPI=TPCxCPI•TPI（平均命令実行時間）1命令の平均実行時間，性能の指標•TPC（マシンサイクル時間）1マシンサイクルの長さ•CPI（命令実行サイクル）1命令が何マ

シンサイクルで実行されるか（サイクル）TPI(1命令)TPC123nCPI=n時間TPCは主として実装技術，CPIはコンピュータアーキテクチャによって決まる．RISCはCPIを意図的に小さくするトレードオフを指向し，CISCは複雑な命令機能の実現のためにCPIはRISCに比べ大き

くなる2進数から10進数（4/13演習）102?011.111013210123421212021202121212011.111015２９．３７2進数から10進数（4/1

3演習）168210???3122101001110003121022042192119213920782015620312281047031247398031281610138312131916831216