【文档说明】【课件】计算机组成原理.ppt，共(60)页，862.012 KB，由小橙橙上传

转载请保留链接：https://www.ichengzhen.cn/view-77152.html

以下为本文档部分文字说明：

《计算机组成原理》http://www.docin.com/sundae_meng直播课堂内容1.布置控制器教学实验2.布置内存扩展教学实验布置串行接口入出教学实验3.布置第四、五章作业4.第四、五章教学内容辅导htt

p://www.docin.com/sundae_meng1.控制器教学实验(1)教学实验计算机介绍有8位或16位两种字长，可以选组合逻辑的控制器、或是微程序的控制器方案。有监控程序、交叉汇编程序、和PC仿真终端等软件支持。http://ww

w.docin.com/sundae_meng（2）教学实验内容实验时以8位字长，组合逻辑控制器方案来进行，把第三章作业第18题的(1)、(2)、(3)、(5)的设计在教学计算机上实现出来并调试正确，用在你的

程序中。http://www.docin.com/sundae_meng（3）教学实验步骤学懂已有指令的格式和执行步骤参照已有设计，完成你的设计：指令格式、功能、执行步骤所用节拍与各控制信号写出逻辑表达式、写到GAL20V8中进行调试,并用在你设计的程序中http://www.doc

in.com/sundae_meng2.内存储器教学实验(1)教学实验计算机介绍整机为8位字长，组合逻辑控制器方案，内存储器为8位字长，使用16位的地址，按字节访问。http://www.docin.co

m/sundae_meng（2）教学实验内容教学计算机已有8KB的ROM、2KB的RAM内存空间，在此基础上再扩展出2KB的RAM存储空间，用LS6116（20488）静态存储器芯片进行内存容量扩展。http://www.docin.com/sundae_meng（3）教学实验步骤学

懂教学计算机内存储器设计，把新的一片LS6116芯片插到板上。主要工作是接好该芯片的地址线，数据线，片选和读写控制信号等。对硬件进行调试,并在程序中使用这片存储区，检查读写的正确性。http://www.docin.com/sundae_meng使用串行接口的教学实验(1)教学实验

计算机介绍教学计算机上有串行接口，8位并行与主机交换信息，串行地和PC仿真终端通信，用IN、OUT指令完成入出，采用状态查询方式工作。http://www.docin.com/sundae_meng（2）教学实验内容在教学计算机已有监控程序，串行口能正常运行，串行口的端口地址:00(数据),01

(状态)，参照教材上已有的I/O程序例子，设计用串口完成I/O操作的程序http://www.docin.com/sundae_meng（3）教学实验步骤学懂教材中使用串行接口的程序，学习查询串行口运行状态的方法，用状态查询方式使用IN、OUT指令。写出几个小的完成输入

/输出操作功能的程序，具体内容自己确定。http://www.docin.com/sundae_meng3.第四章作业第四章习题中的第1题，第2题，第3题，第6题，第12题，第13题，第27题，第31题。（8个作业题均必做）ht

tp://www.docin.com/sundae_meng第五章作业第五章习题中的第2题，第4题，第9题，第14题，第15题，第19题第27题，第29题。（8个作业题均必做）http://www.docin.com/sundae_meng4.第四、五章内容辅导第四、五两章的教学

内容各占全部教学内容的20%，涉及概念性的知识比较多，原理性的内容一般理解即可；实用性的知识较多，有些线路或设备组成实例，勿背。输入设备输出设备入出接口和总线外存设备主存储器高速缓存控制器运算器第三单元第四

单元第二单元第一单元计算机硬件系统第四章内容概要存储器，三级连，局部、一致且包含提速主体扩容量，缓存主存虚存盘字位扩展、体交叉，完全直接组相联段表、页表和快表，盘带阵列容错第四章多级结构的存储器系统一.层次存储器系统概述二.主存储器部件三.高速缓存CACHE四.虚拟存储

器部件五.外存储器设备阵列技术与容错一.层次存储器系统概述1.概念与追求的目标2.程序运行的局部性特性3.各层存储器所用介质其特性4.一致性、包含性层次存储器系统概述用途：存储器系统是计算机中用于存储程序和数据的部件。对其要求是：尽可能快的读写速

度尽可能大的存储容量尽可能低的成本费用怎样才能同时实现这些要求呢？用多级结构的存储器系统把要用的程序和数据，按其使用的急迫和频繁程度，分块调入存储容量不同、运行速度不同的存储器中，并由硬软件来统一管理与调度。程序运行时的局部性原理在一小段时间内，

最近被访问过的程序和数据很可能再次被访问在空间上，这些被访问的程序和数据往往集中在一小片存储区在访问顺序上，指令顺序执行比转移执行的可能性大(大约5:1)解决方案选用生产与运行成本不同的、存储容量不同的、读写速度不同的多种存储介质，组成一个统一管理的存储器系统。解决方案使每种介质都处于不同的

地位，起到不同的作用，充分发挥各自在速度容量成本方面的优势，从而达到最优性能价格比，以满足使用要求。1993年大型计算机的存储器系统存取速度存储容量存储成本(美分/KB)CPU10ns512B1800缓存20~40ns128KB72主存60~100ns512MB5.6虚存10~

20ms60~228GB0.23后援2~20M512GB~2TB0.01使CPU大部分时间访问高速缓存，速度最快；仅在从缓存中读不到数据时,才去读主存，速度略慢但容量更大；当从主存中还读不到数据时,才去批量读虚存，速度很慢容量极大,就解决了对速度、容量、成本的需求。层次之

间应满足的原则一致性原则：处在不同层次存储器中的同一个信息应保持相同的值，是保证正确地使用数据的最基本的要求之一，必须满足包含性原则：存储在内层（靠近CPU）的信息一定被包含在其外层的存储介质中，反之则不成立。即内层存储器中的全部信息，都是其

相邻外层存储器中一小部分信息的复制品。二.主存储器的组成与设计WRITEREADCPUMainMemoryABk位（给出地址）DBn位（传送数据）READY静态和动态存储器芯片特性SRAMDRAM存储信息触发器电容破坏性读出非是需要刷

新不要需要送行列地址同时送分两次送静态和动态存储器芯片特性SRAMDRAM运行速度快慢集成度低高发热量大小存储成本高低主存储器的读写过程数据寄存器读过程:给出地址主存储体给出片选与读命令保存读出内容写过程:给出地址给出片选与数据地址寄存器给出写

命令/WE/CS0/CS1静态存储器字、位扩展地址总线低11位实现片内选单元高位地址译码给出片选信号/CS0/CS1高八位数据低八位数据/WE2K*8bit2K*8bit2K*8bit2K*8bit译码器静态存储器字

、位扩展TEC-2机的存储器的容量为4096个字，为16位字长，用2048*8的存储器芯片实现。为此,必须用两个芯实现由2048扩展容量到4096个存储单元（字扩展）静态存储器字、位扩展再用两个芯片实现由8位扩展长度到16位字长（位扩展）要用4片芯片实现该存储器系统。静态存储

器字、位扩展为访问2048个存储单元，要用11位地址，把地址总线的低11位地址送到每个存储器芯片的地址引脚；对地址总线的高位进行译码，译码信号送到各存储器芯片的/CS引脚，静态存储器字、位扩展用于选择存储器芯片，使

不同芯片分时运行。还要向存储器芯片提供读写控制信号/WE，以区分读写，/WE为高电平是读操作，为低是写操作。主存储器的多体结构为了提高计算机系统的工作效率,需要提高主存储器的读写速度。为此可以实现多个能够

独立地执行读写的主存储器体，以便提高多个存储体之间并行读写的能力。主存储器的多体结构多体结构同时适用于静态和动态的存储器。考虑到程序运行的局部性原理，多个存储体应按低位地址交叉编址的方式加以组织。类似的也可按一体多字的方式设

计主存储器部件。地址寄存器主存储器存储体WWWW数据总线一体多字结构选择地址寄存器数据总线0字1字2字3字多体结构破坏性读出：执行读操作后，被读单元的内容一定被清为零，会破坏所保存的信息为正常工作，必须把刚读出的内容立即写回去，通

常称为预充电延迟，它影响存储器的工作频率，在结束预充电前不能开始下一次读。动态存储器定期刷新：在不进行读写操作时，DRAM存储器的各单元处于断电状态，由于漏电的存在，保存在电容CS上的电荷会慢慢地漏掉，为此必须定时予以补充，称为刷新操作

。刷新不是按字处理，而是每次刷新一行，即为连接在同一行上所有存储单元的电容补充一次能量。刷新有两种方式：集中和分散刷新。行、列地址要分两次给出，在连续地使用相同的行地址读写时，也可以在前一次就将行地址锁存，之

后仅送列地址，快速分页组织以节省送地址的时间，支持这种运行方式的存储器被称为快速分页组织的存储器。快速分页组织只用于动态存储器。快速分页组织三.高速缓冲存储器的组成与运行原理三.高速缓存CACHE用途：设置在CP

U和主存储器之间，完成高速与CPU交换信息，尽量避免CPU不必要地多次直接访问慢速的主存储器，从而提高计算机系统的运行效率。。高速缓存CACHE实现：这是一个存储容量很小，但读写速度更快的，以关联存储器方式运行、用静态存储器芯片实现的高速静态存储器系统。要

求：有足够高的命中率，当CPU需用主存中的数据时，多数情况下可以直接从CACHE中得到，尽量少读主存储器。称二者之比为命中率。MEMORYCACHECONTROLCACHE的基本运行原理数据总线译码选一单元比较选一单元读过程为例地址总线ADDRDATACACHEC

PU全相联方式CPU数据地址有效位主存储器CACHE比较译码标志数据直接映射方式CPU数据地址有效位主存储器CACHE比较译码译码页内地址页号标志数据两路组相联方式CPU数据地址有效位主存储器CACHE译码比较比较译码译码标志数据影响CACH

E命中率的因素1.CACHE的容量，大一些好2.CACHE与主存储器每次交换信息的单位量(CacheLineSize)适中3.CACHE不同的组织方式，多路组相联更好4.CACHE的多级组织可提高命中率5.CACHE的换字和回写算法C

ACHE接入系统的体系结构侧接法：像入出设备似的连接到总线上，优点是结构简单，成本低，缺点是不利于降低总线占用率CPUMEMORYCACHEBusMaster1BusMaster2总线CACHE接入系统的体系结构隔断法：把原来的总线打断为两段，使CACHE处

在两段之间，优点是有利于提高总线利用率，支持总线并发操作，缺点是结构复杂，成本较高。CPUMEMORYCACHEBusMaster1BusMaster2总线改写主存储器的策略若CPU改写了CACHE一

单元内容后且尚未改变主存相应单元内容，则出现数据不一致性。两种解决办法：1.接下来直接改写主存单元内容。简便易行,但可能带来系统运行效率不高的问题，该后未被使用。2.拖后改写主存单元内容，一直拖到有另外的设备要读该内容过时的主存单元时。首先停止这一读

操作，接下来改写主存内容，之后再起动已停下来的读操作，否则不必改写。矛盾是如何检查是否应该改写，通过监视地址总线完成，记下无效单元地址用于比较。控制复杂些，但可以提供更高系统的运行效率。