【文档说明】新编1632位微型计算机原理及应用课件第2章.ppt，共(42)页，167.021 KB，由小橙橙上传

转载请保留链接：https://www.ichengzhen.cn/view-77129.html

以下为本文档部分文字说明：

新编1632位微型计算机原理及应用课件第2章2.232位微处理器内部结构•桶形移位器寄存器组ALU32运算部分浮点运算单元（FPU)浮点寄存器组分段部件分页部件线性地址存储管理部分微指令控制部分控制与保护部件控制ROM指令总线指令译码器译码部分代码流24位指

令预取部分预取2*16指令队列32物理地址高速缓冲存储器20高速缓存管理部件8KBCache128线性地址总线32数据总线6432总线接口部分地址3232数据32数据地址驱动器写缓冲器4*80数据总线收发器控制总线D0~D31系统数据总线系统控制

总线系统地址总线A2~A31BE0~BE3•1.总线接口单元：产生三总线信号，进行存储器和I/O端口的访问。一.7个功能块：地址驱动器写缓冲器4*80数据总线收发器控制总线系统地址总线A2~A31、BE0~BE3D0~D31系统数据总线系统控制总线地址（32位）数据（32位）数据（32

位）•2.高速缓冲存储器(CPU内部的Cache)：存放从存储器中取出的最近要执行的指令和数据，这样CPU就只需从Cache中取指令，不必经常访问存储器了。地址32位高速缓存管理部件8KBCache数据32位地址32位128预取指令CPU•3.指令预取部分：32字

节的先进先出的队列，它从Cache中取指令，供译码器译码。预取2*16指令队列代码流24位指令译码器128Cache•4.指令译码：从指令预取队列中取指令机器码，翻译成微代码。指令译码器指令总线控制部分指令预取队列代码流24位微指令运算部分

•5.控制器：控制器采用微程序设计，根据指令译码器送来的信息产生微指令，对运算器、存储器管理部分„„发出控制信号。控制与保护部件控制ROM指令译码器运算部分存储管理部分微指令控制器•6.运算器：包括整数运算器和浮点运算器。桶形移位器寄存器组ALU浮点运算单元（FPU)

浮点寄存器组运算器•7.存储器管理部分：包括分段管理和分页管理二部分。分段部件分页部件线性地址存储器管理部分•二.基本结构寄存器：80X86内部寄存器分为4类:基本结构寄存器浮点寄存器系统级寄存器调试测试寄存器应用程序只能访问基本结构寄存器和浮点寄存器

。(我们只介绍基本结构寄存器)•1.通用寄存器D31D16D15D8D7D0AHAXALEAXBHBXBLEBXCHCXCLECXDHDXDLEDXSIESIDIEDIBPEBP位序：左为高位，右为低位•A

H、AL是AX的高/低8位，AX又是EAX的低16位，设：EAX=12345678H则：AX=5678H，AH=56H，AL=78H反之，当89HAH，90HAL后则：AX=8990H，EAX=12348990H汇编助记

符:32位寄存器的汇编助记符为EAX～EDX、ESI、EDI、EBP16位寄存器的汇编助记符为AX～DX、SI、DI、BP8位寄存器的汇编助记符为AH、AL、BH、BL、CH、CL、DH、DL•2.段寄存器：D15D0CS代码段寄存器SS堆栈段寄存器DS数据段寄存

器ES附加数据段(附加段)寄存器FS附加数据段(附加段)寄存器GS附加数据段(附加段)寄存器•3.指针寄存器D31D16D15D0IPEIPSPESP指令指针寄存器：32位称为EIP，低16位为IP作用：存放指令单元的偏移地址堆栈指针寄存器：32位称为EIP，

低16位称为SP作用：存放栈顶单元的偏移地址•4.标志寄存器（F）：为32位，存放两类标志:状态标志和控制标志。D31D16D15D0(详细内容在后继课程中介绍)•2.332位微处理器的外部引脚1.数据线及控制信号数据线：D63~D0共64位奇偶校验信号：DP7

~DP0,每个字节产生1个校验位读校验错：PCHK2.地址线及控制信号A31~A3：高30位地址线BE7~BE0：字节允许信号（存储体选中信号）外围电路对BE7~BE0译码以产生A2~A0信号•3.系统控制信号时钟输入CLK可屏蔽中断请求INTR非屏蔽中断请求NMI系统复位信号RESET系统复位后

，程序运行的地址为:FFFFFFF0H实模式CS:F000H,IP:0FFF0H•系统时钟是微处理器内部与外部操作的同步时基信号，由时钟（CLK）输入信号来提供。时钟周期：T状态：就是指时钟周期CLKT•M/IO：=1,表明该总线周期,C

PU与存储器交换信息=0,表明该总线周期,CPU与I/O接口交换信息W/R：=1,表明该总线周期,CPU进行写操作=0,表明该总线周期,CPU进行读操作D/C：=1,表明该总线周期,传输的是数据=0,表明该总线周期,传输的是指

令代码这三个信号的组合，决定了当前总线周期所要完成的操作。4.总线周期定义信号(输出)“周期”是一段时间CPU通过总线与存储器、I/O交换一个数据所需要的时间称为总线周期。•5.总线仲裁信号(1)HOLD：总线保持请求（输入）(2)HLDA：总线保持响应（输出）ABDBCBX

86DMAC高速I/O接口HOLDHLDA•系统中，除了X86之外，还有DMAC，通常情况下，由X86控制三总线，若系统与高速外设交换信息，则由DMA控制器来控制三总线。首先，由DMAC发出“总线保持请求”，X86检测HOLD有效后，在

当前总线周期结束后，与三总线脱离，处于“总线保持状态”，然后通过HDLA向DMAC发出总线保持响应信号，通知DMAC接管三总线。①BREQ：总线请求(输出)X86控制三总线进行操作时,BREQ一直有效。②BOFF：总线占用(输入)外电路使BOFF有效后，X86在当前总线周期

的当前时钟周期结束后，立即与三总线脱离。这是外部电路强行占用总线的手段，它与HOLD的区别在于：BOFF无需得到CPU的响应。•2.432位微处理器的工作模式1.存储空间：物理空间(物理存储器地址空间):程序的运行空间232=4G物理地址：物理空间4

86有32条地址线，内存最大容量4G。这4G字节称为物理存储器，每一单元的地址称为物理地址，其地址范围0000,0000H~FFFF,FFFFH为物理存储空间。•虚拟空间(虚拟存储器地址空间):编程空间虚拟存储器是一项硬件和软件结合的技术。存储管理部件把主存(物理存储器)和辅

存(磁盘)看作是一个整体，即虚拟存储器。486允许虚拟存储器容量最大为246=64T，即程序员可在此地址范围内编程，程序可大大超过物理空间。运行时，操作系统从虚拟空间取一部分程序载入物理存储器运行。当程序运行需要调用的程序和要访问的数据不在物理存储器时，操作系统再

把那一部分调入物理存储器.„„数据的交换极快，程序察觉不到。•线性地址实模式：存储空间仅分段，而不分页；保护模式：存储空间先分段，再分页。线性空间：当程序从虚拟空间调入物理空间时，要进行地址转换。分段部件首先把虚拟地址(编程地址)转换为线性地址,☆如果不分页的话，线性地址

就是物理地址；☆如果分页的话，则由分页部件把线性地址转换为物理地址。虚拟地址不分页物理地址分段部件分页部件•I/O地址空间与存储空间不重叠CPU有一条控制线M/IO，在硬件设计上用M/IO=1，参与存储器寻址，用M/IO=0参与I/O寻址。从PC/X

T～Pentium，基于Intel微处理器的系统机，实际上只使用低10位地址线，寻址210=1024个I/O端口。2.I/O空间:486利用低16位地址线访问I/O端口，所以I/O端口最多有216=64K，I/O地址空间为0000H～FFFFH。注意：I/O地址空间不分段•一.

实模式的特点：①加电、复位之后，486自动工作在实模式，系统在DOS管理下②在实模式下，486只能访问第一个1M内存(00000H~FFFFFH)486有2种工作模式:实地址模式(实模式)保护虚拟

地址模式(保护模式)•③存储管理部件对存储器只进行分段管理，没有分页功能，每一逻辑段的最大容量为64K。④在实模式下，段寄存器中存放段基址。二.保护模式的特点:486工作在保护模式下，才能真正发挥它的设计能力。①在保

护模式下，486支持多任务操作系统②在保护模式下，486可以访问4G物理存储空间③存储管理部件中，对存储器采用分段和分页管理•关于“虚拟存储”的概念：存储管理部件把主存(物理存储器)和辅存(磁盘)看成一个整体。允许编程空间为246=64T，即程序的体积可以大大超过物理存储空间。操

作系统基于存储管理部件，先把程序的一部分装入内存运行，当程序要访问的那一部分不在物理存储器的时候，再从磁盘调入，这种存储交换过程极快，用户是察觉不到的，于是用户可以放心的在64T空间安排程序，仿佛计算机真有那么大的内存一样。•关于保护机制：

486有一套复杂的保护机制，系统定义了4个“特权级”。操作系统的核心特权级最高，应用程序的特权级最低。并规定，高级别的程序可以访问同级或低级的数据段，反之则不行，应用程序只能访问自身的数据段。保护模式下，段寄存器存放的不是段基址而是段

选择符。•三.虚拟86模式:虚拟86模式是保护模式下的一种特殊工作模式,可运行实模式程序。在操作系统管理下,486可以分时地运行多个实模式程序(因为:在虚拟86模式下,486认为段寄存器中存放的不是选择符而是段基址!)例如有3

个任务,操作系统为每一个任务分配1ms,每通过1ms就发生一次任务切换,从宏观上看系统是在执行多个任务,联机打印程序就使用“分时技术”。打印程序只能在DOS环境下运行,占用系统10%的时间。•四.实模式下,物理地址的形成1.存储器的分段管理:486对存储器采用

分段管理,一个单元的物理地址由两部分组成,写成:段基址∶偏移地址设某单元物理地址为12345H,则:12345H=1000H*24+2345H段基址偏移地址逻辑地址在一个逻辑段中,各单元的段基址是相同的。

偏移地址是该单元相对于段首的地址偏移量一个逻辑段12345H10000H•2.各逻辑段物理地址的形成(以16位寻址为例):在实模式下,段寄存器存放相应逻辑段的段基址代码段：CS*24+IP=指令单元的物理地址一

条指令的一个字节取出后，IP自动加1，指向下一字节。堆栈段：SS*24+SP=栈顶单元的物理地址数据段：DS*24+偏移地址=数据单元的物理地址逻辑段段基址存放在偏移地址存放在代码段CSIP堆栈段SSSP数据段DS根据不同的寻址方

式附加段ES/FS/GS选择BX、SI、DI•3．段寄存器的初值CS、IP的初值：由操作系统赋值DS/ES/FS/GS的初值：由程序员赋值。SS、SP的初值：①由程序员赋值②由操作系统自动赋值•2.532位微处理器的典型时序T1CLKT3T2T48086总线周期•总线周期定义的操作总线周期定义的操

作M/IOD/CW/R操作000中断001中止/专用周期010I/O读011I/O写100微代码读101保留110存储器读111存储器写•总线控制信号(ADS,RDY)与32位微处理器典型时序(教材P.

36)ADS：地址选通信号(输出)该信号由1→0，表明地址线和总线定义信号(M/IO,W/R,D/C)均为有效可用。LOCK：总线锁定信号LOCK=0，通知外围电路，不允许外部信号打断当前的总线周期。当一条指令有.LOCK前缀时，该引脚输出为0。•RDY：准备就绪信

号(输入)该信号由外电路产生→486RDY=0，表明外部电路(存储器、I/O接口)已经做好数据W/R的准备，能在规定时间内完成数据的读写。RDY=1，表明存储器或I/O不能在规定时间内完成数据的读/写，请CPU延长总线周期。

以下为X86的基本总线周期时序图（以pentium为例)•CLKADSADDRM/IO、D/CW/RRDYD0~D31PCHK读读写Pentium非流水线式读写周期时序图(无等待)T1T2T1T2T1T2•CLKADSBE0~BE3A2~A31M/IO、D/CW/RRDYD0~D31读写有

等待状态总线周期T1T2TWT1T2TWT1CLKADSBE0~BE3A2~A31M/IO、D/CW/RRDYD0~D31读写有等待状态总线周期T1T2TWT1T2TWT1•第2章学习重点1.了解486内部7个功

能块的简单作用2.掌握基本结构寄存器中的通用寄存器、段寄存器、指针寄存器的结构、名称、汇编助记符3.掌握80X86工作模式中的实模式的特点，了解保护模式的工作特点4.掌握实模式下存储器各个逻辑段的物理地址的形成方法，以及CS、IP，SS、SP，DS、ES、FS、GS各寄存器

初值的赋值原则及特点•