【文档说明】[研究生入学考试]计算机组成原理大纲解析3-4课件.ppt，共(47)页，1.052 MB，由小橙橙上传

转载请保留链接：https://www.ichengzhen.cn/view-7210.html

以下为本文档部分文字说明：

计算机组成原理考研复习第三章存储器层次结构考点分析：存储器层次结构是组成原理这门课的重点，大家在复习这一章的时候要注意Cache-主存-外存的层次结构，对比Cache-主存和虚拟存储器的相关思想、原理和方法。本

章是综合应用题常考点，典型的考题包括Cache的三种不同映像方式的相关计算，主存芯片的字扩展和位扩展方案设计以及虚存相关地址转换的内容。（一）存储器的分类（二）存储器的层次化结构（三）半导体随机存取存储器1.SRAM存储器的工作原理2.DR

AM存储器的工作原理3.只读存储器（四）主存储器与CPU的连接（五）双口RAM和多模块存储器（六）高速缓冲存储器（Cache）1.程序访问的局部性原理1.Cache的基本工作原理2.Cache和主存之间的映射方式3.Cache中主存块的替换算法4.Cache写策略

（七）虚拟存储器存储器的分类（识记）包括各种不同的分类方式，不同存储器的对比识记存储器的层次化结构（理解）理解Cache-主存-外存的层次结构设计的原理和目的理解半导体存储器磁表面存储器存储器分类按存储介质分随机存储器顺序存储器按存取方式分只读存储器R

OM随机读写存储器RAM按存储内容可变性分易失性存储器非易失性存储器按信息易失性分主存储器辅助存储器高速缓冲存储器控制存储器按在计算机系统中的作用分高速缓冲存储器：高速小容量半导体存储器存放计算机运行期间的大量程序和数据内存：CPU可直接访问的存储器外存：大容量辅助存储

器。用来存放系统程序和大型数据文件及数据库。存储器的分级结构半导体随机存取存储器1.SRAM存储器的工作原理2.DRAM存储器的工作原理注意DRAM刷新相关问题，以及SRAM和DRAM的对比（断电后不能保存信息；SRAM存取速度快，但容量不如DRAM大。）3.只读存储器知

道有PROM、EPROM、EEPROM、FlashMemory等不同种类的ROM主存与CPU的连接（熟练掌握）这是解决主存扩展问题的基础①地址线的连接；②数据线的连接；③控制线的连接。已知芯片的存储容量设计要求的存储器容量设计所需的芯片个数【例3】CPU的地址总线16根

(A15—A0，A0为低位)，双向数据总线8根(D7—D0)，控制总线中与主存有关的信号有MREQ(允许访存，低电平有效)，R/W(高电平为读命令，低电平为写命令)。主存地址空间分配如下：0—8191为系统程序区，由只读存储芯片组成；8192—3276

7为用户程序区；最后(最大地址)2K地址空间为系统程序工作区。上述地址为十进制，按字节编址。现有如下存储器芯片：EPROM：8K×8位(控制端仅有CS)；SRAM：16K×1位，2K×8位，4K×8位，8K×8位。请从上述芯片中选择适当芯片设计该计算机主存储器，画出主存储器逻辑框图，注意画出选片逻

辑(可选用门电路及3∶8译码器74LS138)与CPU的连接，说明选哪些存储器芯片，选多少片。8K(EPROM)24K(SRAM)30K(空)2K(SRAM)081918192327676348765535主存容量：216×8位＝64KB选用芯片：EPROM：8K×8位芯片1片SRAM：8K×

8位芯片3片，2K×8位芯片1片。需要用到3：8译码器的5个输出端，且对最后的2K×8位芯片另需加门电路译码。输入输出CBAY0Y1Y2Y3Y4Y5Y6Y700001111111001101111110101101111101111101

111100111101111011111101111011111101111111111108K(EPROM)24K(SRAM)30K(空)2K(SRAM)3:8译码器Y0Y1Y2Y3Y4Y5Y7Y6ABC芯片A15A14A13A12………A0EPROM8

K00000000000000000001111111111111SRAM8K00100000000000000011111111111111SRAM8K01000000000000000101111111111111SRAM8K01100000

00000000011111111111111110000000000000001111011111111111SRAM2K11111000000000001111111111111111CSCPU74LS13

8D0…D7R/WA0A10A11…A12A13A15A14EPROM8KBD0D7A0A12…CSSRAM8KBD0D7A0A12…CSSRAM8KBD0D7A0A12…CSSRAM8KBD0D7A0A12…

CSSRAM2KBD0D7A0A10…R/WR/WY0Y1Y2Y3Y4Y5Y7Y6ABCMREQ（五）双口RAM和多模块存储器•双端口存储器和多模块交叉存储器属于并行存储器。前者采用空间并行技术，后者采用时间并行技术。t字模块W4M0

W3M3W2M2W1M1W0M0Tτ＊交叉存储器连续读取n个字所需的时间为：t1=T+(n-1)τ＊顺序方式连续读取n个字所需时间为：t2=nT1.Cache的基本工作原理2.Cache和主存之间的映射方式不同映射方式的对比，以及相关的计算4.Cach

e中主存块的替换算法理解不同的替换算法的思想5.Cache写策略了解写直达和回写的原理和目的高速缓冲存储器（Cache）（掌握）cache的基本原理解决CPU和主存之间速度不匹配的问题CPU与cache之间的数据交换以字为单位Cache与主存间的数据传送以数据块为单位C

ache的相关计算•命中率（HitRate）：h=NcNc+Nm※cache/主存系统的平均访问时间ta：ta=htc+(1-h)tmtc＝命中时的cache访问时间tm＝未命中时的主存访问时间h＝命中率Nc＝cache完成存取的总次数

Nm＝主存完成存取的总次数设r=tm/tc表示主存慢于cache的倍率，e表示访问效率tce=ta=tchtc+(1-h)tm=1r+(1-r)h主存与Cache的地址映射•全相联映射(fullyasso

ciativemapping)可以将一个主存块存储到任意一个Cache行•直接映射(directmapping)将一个主存块存储到唯一的一个Cache行•组相联映射(setassociativemapping)可

以将一个主存块存储到唯一的一个Cache组中任意一个行全相联映射全相联映射的检索过程直接映射直接映射的检索过程组相联映射组相联映射的检索过程Cache中主存块的替换算法全相联和组相联，需要选择替换策略（算法）思想优点缺点随机算法RAND用

软的或硬的随机数产生器产生上层中要被替换的页号简单、易于实现没有利用上层存储器使用的"历史信息"，没有反映等程序局部性，命中率低。先进先出FIFO选择最早装入上层的页作为被替换的页实现方便，利用了主存历史的信息不能正确反映程序局部性原理

，命中率不高，可能出现一种异常现象。近期最少使用法LRU选择近期最少访问的页作为被替换的页比较正确反映程序局部性，利用访存的历史信息，命中率较高实现较复杂优化替换算法OPT将未来近期不用的页换出去命中率最高，可作为衡量其

他替换算法的标准不现实，只是一种理想算法cache的写操作策略写入策略解决主存内容的更新问题，保持正确写回法(writeback)只写入Cache，在被替换时才写回主存全写法(writethrough)写入Cache的同时也写入主存写一次法写命中与写未命中的处理方法

与写回法基本相同，只是第一次写命中时要同时写入主存1.虚拟存储器的基本概念2.页式虚拟存储器3.段式虚拟存储器4.段页式虚拟存储器5.TLB（快表）虚拟存储器（掌握）虚拟存储器的基本概念•虚拟存储器：–在主存-外存层次间–借助于磁盘辅助存储器实现–以透明方式提供给用户•作用：扩大主

存容量，提高辅存访问速度，有效管理存储系统虚拟存储器的基本概念虚存机制要解决的关键问题–(1)调度问题：决定哪些程序和数据应被调入主存。–(2)地址映射问题：在访问主存时把虚地址变为主存物理地址（内地址变换）；在访问辅存时把虚地址变成辅存的

物理地址（外地址变换），以便换页。–(3)替换问题：决定哪些程序和数据应被调出主存。–(4)更新问题：确保主存与辅存的一致性。•主存-外存层次的基本信息传送单位段：按程序逻辑划分为可变长的块，称为段页：机械地划

分为大小相同的块，称为页面段页：程序按模块分段，段内分页虚拟存储器的管理•段式管理：把主存按段分配的存储管理方式•页式管理：以定长页面进行存储管理的方式•段页式管理：分段和分页相结合页式虚拟存储器页面基地址逻辑页号页内行地址物理页号页内行地址页表

基址寄存器虚存地址实存地址+页表(在主存中)控制位主存页面号页式管理的地址变换：用页表快表与慢表为避免页表已保存或已调入主存时对主存访问次数的增多,把页表的最活跃部分存放在高速存储器中组成快表。转换后援缓冲器TLB：专用于页表缓存的高速存储部件段式虚

拟存储器在段式虚拟存储系统中，段是按照程序的逻辑结构划分的，各个段的长度因程序而异。虚拟地址由段号和段内地址组成,为了把虚拟地址变换成实主存地址，需要一个段表。段表的表项至少包含下面三个字段：(1)有效位：指明该段是否已经调入实存。(2)段起址：指明该段在实存中的首地址。(3

)段长：记录该段的实际长度。段式管理的地址变换：用段表段表基地址段号段内地址主存地址段表基址寄存器虚存地址实存地址+段表(在主存中)+段起址装入位段长段号段页式虚拟存储器•段页式虚拟存储器是段式虚拟存储器和页式虚拟存储器的结合。•它把程序按逻辑单位分段以

后，再把每段分成固定大小的页。•虚拟地址格式如下：基号段号段内页号页内地址指示哪个基址寄存器，从中取出段表的起始地址由段号，从段表中取出页表起始地址由页号，从页表中取出物理页号第四章指令系统考点分析：指令系统历来都是考试的常考点，这一章相对简单，要拿高分就要

确保这章相关考点的分数。指令系统指令格式（熟练掌握）1.指令的基本格式2.定长操作码指令格式3.扩展操作码指令格式定长操作码和扩展操作码优缺点的对比，采用扩展操作码方式指令数目的计算以及设计一、指令的一般格

式操作码字段地址码字段1.操作码反映机器做什么操作(1)长度固定(2)长度可变用于指令字长较长的情况，RISC如IBM370操作码8位操作码分散在指令字的不同字段中(3)扩展操作码技术操作码的位数随地址数的减

少而增加OPA1A2A3000000011110…A1A1A1…A2A2A2…A3A3A3…A2A2A2…A3A3A3…111111111111…000000011110…111111111111…1111

11111111…111111111111…000000011111…111111111111…111111111111…A3A3A3…000000011110…4位操作码8位操作码12位操作码16位操作码最多15条三地址指令最多15条二地址指令最多15条一地址指令16

条零地址指令(3)扩展操作码技术操作码的位数随地址数的减少而增加OPA1A2A3000000011110…A1A1A1…A2A2A2…A3A3A3…A2A2A2…A3A3A3…111111111111…000000011

110…111111111111…111111111111…111111111111…000000011111…111111111111…111111111111…A3A3A3…000000011110…4位操作码8位操作码12位操作

码16位操作码三地址指令操作码每减少一种可多构成24种二地址指令二地址指令操作码每减少一种可多构成24种一地址指令练习1.已知指令字长为16位，每个地址码为4位，采用扩展操作码的方式，设计15条三地址指令，15条二地址指令，15条一地址指令，16条零地址

指令，画出扩展图OPA1A2A3000000011110…A1A1A1…A2A2A2…A3A3A3…A2A2A2…A3A3A3…111111111111…000000011110…1111111111

11…111111111111…111111111111…000000011111…111111111111…111111111111…A3A3A3…000000011110…4位操作码8位操作码12位操作码16位操作码•例：设

机器指令字长为16位，指令中地址字段的长度为4位，共有11条三地址指令，72条二地址指令，64条零地址指令。问最多还能规定多少条单地址指令？•解：三地址指令的地址字段共需12位，所以可有4位操作码，可规定

16条三地址指令。现有11条三地址指令，所以还有16－11＝5个编码用于二地址指令。•二地址指令的地址字段共需8位，可有8位操作码，去掉三地址指令用掉的操作码，可规定5×16＝80条二地址指令。现有72条二地址指令，所以还

有80－72＝8个编码用于单地址指令。•单地址指令的地址字段共需4位，可有12位操作码，去掉二、三地址指令用掉的操作码，可规定8×16＝128条单地址指令。•由于要求有64条零地址指令，而4位操作码只能提供16条指令，所以需要由单地址指令提供64/

16＝4个操作码编码，因此还能规定128－4＝124条单地址指令。条零地址指令条单地址指令条二地址指令条三地址指令64124721111111111111111110000110011111111xxxx1011111111

11xxxx000010001111xxxxxxxx01111111xxxxxxxx00001011xxxxxxxxxxxx1010xxxxxxxxxxxx0000练习2.指令系统指令字长为16位，具体双操作数、单操数和无操作数三种指令格式，每个操作数地址规定用6位表示，现要求设计14

条双操作数指令、100条单操作数指令和100条无操作数指令，画出扩展图。OPA1A2000000011101…A1A1A1…A2A2A2…A2A2A2…111011101111…000000000001

100011…双操作数单操作数无操作数000000000001100011…111111111111…100100100100100101…指令系统指令的寻址方式（掌握）1.有效地址的概念2.数据寻址和指令寻址3.常见寻址方式要注意不同寻址方式的对

比，掌握每种方式的寻址过程指令的寻址方式1.顺序寻址方式——PC＋1→PC设置程序计数器（或称指令计数器）PC，每执行一条指令，计数器加1；把计数器内容作为指令的存储地址。2.跳跃寻址方式——当程序转移时，修改

PC的内容下条指令的地址，不是计数器给出的，而是当前指令指定的。程序跳跃后，按新的指令地址开始顺序执行，指令计数器的内容相应改变。有效地址：操作数的实际地址。寻址方式算法隐含寻址操作数在专用寄存器立即寻址操作数=A（A为形式地址）直接寻

址EA=A（EA为有效地址）间接寻址EA=(A)寄存器寻址EA=R寄存器间接寻址EA=(R)偏移寻址EA=A+(R)段寻址EA=A+(R)堆栈寻址EA=栈顶偏移寻址直接寻址和寄存器间接寻址方式的结合；OP有两个

地址字段：形式地址A，某个专用寄存器。EA=A+(R)三种偏移寻址是相对寻址、基址寻址、变址寻址。指令系统CISC和RISC的基本概念（了解）知道两者的区别CISC与RISC的对比类别CISCRISC指令系统指令数量很多

较少，通常少于100执行时间有些指令执行时间很长，如整块的存储器内容拷贝；或将多个寄存器的内容拷贝到存贮器没有较长执行时间的指令编码长度编码长度可变，1-15字节编码长度固定，通常为4个字节寻址方式寻址方式多样简单寻址操作可以对存储器和寄存器进行算术和逻辑操作只能对寄存器对行算术和逻辑操作，Loa

d/Store体系结构编译难以用优化编译器生成高效的目标代码程序采用优化编译技术，生成高效的目标代码程序