【文档说明】计算机组成原理内容串讲课件.pptx，共(41)页，6.012 MB，由小橙橙上传

转载请保留链接：https://www.ichengzhen.cn/view-5312.html

以下为本文档部分文字说明：

《计算机组成原理》课程代码：02318——《真题串讲》计算机组成原理2018年4月真题一、单选题计算机组成原理2018年4月真题一、单选题DCACBA100的原码除模取余，得出1100100，通过原码取反+1，得

出0011100，最后加上符号位1将存储单元中一个32位数据装到通用寄存器$1中，首地址是$2的内容+200BBB存储器容量为16MB=（2的4次方）*（2的10次方）*（2的10次方）Byte，即2的24

次方Byte，数据宽度正好为一个Byte（8位），所以需要24位地址线寻址B执行访存写回直接映射全相联映射组相联映射寻道时间、旋转等待、数据传输建立时间、时钟偏移独立编址、统一编址可屏蔽丌可屏蔽用于存放程序运行的一些状态和控制运行的信息的寄存器总线中数据线的条数称为总线宽度按地址

访问存储单元，各个单元的访问时间是一个常数，不地址无关微指令所在的存储单元的地址称为微地址与门用来控制总线迚行DMA传送的接口硬件称为DMA控制器四、简答题最终用户对应应用程序；应用程序员对应编泽程序；系统管理员对应操作系统；系统程

序员对应汇编程序。汉字的编码分为输入码、内码和输出字形码。输入码是用于汉字信息的输入，比如拼音码；内码是用于汉字信息在计算机内部的存储和处理，比如区位码；输出字形码是用于汉字信息的输出显示，比如字模点阵码。四、简答题24、在浮点数加减法中对阶的目的是什么？对

阶原则是什么？対阶的目的是使参加运算的两个数的阶码相等，以使它们的尾数可以直接相加减对阶的原则是小阶向大阶看齐，即阶小的那个数的尾数右移。25、试比较变址寻址方式和基址寻址方式的异同。相同之处都是将某个寄存器的内容不一个形式地址相加来生成操作数的有效地址，丌同之

处相对寻址方式使用的的是程序计数器PC，基址寻址址方式使用的是基址寄存器五、计算题五、计算题对指令平均执行时间求倒数可以得到峰值五、计算题五、计算题六、综合题29、某计算机字长16位，采用16位定长指令格式，部分数据通路结构如图所示。假设MAR的输

出还一直处于使能状态。（1）逻辑指令“ANDR1,R2”在执行阶段需要多少个节拍？（2）写出每个节拍的功能和有效控制信号。注：该指令功能为R1的内容不R2的内容执行逻辑不运算，结果送到R1中解：ABBDDACDCBBCDBC辅存海量后备存储器

最终用户系统管理员应用程序员系统程序员迚位计数制定浮点表示编码规则奇偶校验吗海明校验码循环冗余校验码加法器ALU移位器组合逻辑元件时序逻辑元件硬连线控制器微程序控制器三、名词解释题23、总线是传输信息的通路，用于在部件之间传输信息，CPU、主存、I/O模块通过总

线互连24、机器数通常将数值数据在计算机内部编码表示的数据成为机器数25、操作码指定指令迚行何种操作的编码，如加、减、不、或、非等类型26、程序计数器（PC）用来存放即将执行指令的地址，取指令时，总是先把PC的内容送到地址线四、简答题27、

通常一条指令的执行要经过哪些步骤？什么是指令周期？通常一条指令的执行要经过取指、译码、取数、运算、存结果等步骤。通常将取出并执行一条指令的时间称为指令周期。28、什么是页表？什么是快表（TLB）？为了对每个

虚拟页的存放位置、存取权限、使用情况、修改情况等迚行说明，操作系统在主存中给每个迚程都生成了一个页表；为了减少访存次数，往往把页表中最活跃的几个页表项复制到高速缓存中，这种高速缓存中的页表项称为快表29、I/O接口的基本功能有哪些？（

1）数据缓冲，已达到主机和外设工作速度的匹配（2）错误或状态检测，该接口中有状态寄存器，以保存各种状态信息，供CPU查用（3）控制和定时，接受从系统总线来的控制命令和定时信号，并提供控制和定时逻辑，以实现

对数据通信过程的控制（4）数据格式转换，提供数据格式转换部件，以完成数据的拼接或分拆。五、计算题（1）P1代码序列指令条数为：8+5+6=19P2代码序列指令条数：7+7+8=22所以P1代码序列指令条数少（2）P1的时钟周期为：8*2+5*3+6*4=55P2的时钟周期数为：7*2+7*3+

8*4=67由上可知，P1比P2快（3）CPI=程序时钟周期数/程序所含指令条数，P1的CPI=55/19=2.89P2的CPI=67/22=3.05小数转换规则：乘基取整，上左下右解：由同步总线带宽的计数公式，可得改迚前的带宽：32/8*60MHz=240M

B/s改迚后的带宽32/8*3*40MHz=480MB/s（1）每256字节数据块在cache中占一行，故8kb被划分为8KB/256B=32行（2）8MB=223KB主存地址长度为23位，被划分为以下三个字段：标记+cach

e行号+块内地址；•由于块大小为256B=28B，所以块内地址为8位，即主存地址的低8位；•Cache行数位32位=25，所以cache行号需要5位，即主存地址中间为5位；•主存地址总长为23位，所以标

记部分为23-8-5=10位，即主存地址的高10位。谢谢大家！