【文档说明】CH6-存储器和可编程逻辑器件解析课件.ppt，共(45)页，1.289 MB，由小橙橙上传

转载请保留链接：https://www.ichengzhen.cn/view-45415.html

以下为本文档部分文字说明：

孔敏LabofCVPRofWestAnHuiUniversity2022/11/25第1页数字电路与逻辑设计2022/11/251第六章存储器和可编程逻辑器件6.1半导体存储器6.2可编程逻辑器件基础6.3低密度可编程逻辑器件6.4高密度可编程逻辑器件孔敏LabofCVPRofWestA

nHuiUniversity2022/11/25第2页数字电路与逻辑设计2022/11/2526.1半导体存储器一、概述半导体存储器是一种能存储大量二值数字信息的大规模集成电路，是现代数字系统特别是计算机中的重要组成部分。半导体存储器ROM

EPROM快闪存储器PROME2PROM固定ROM（又称掩膜ROM）可编程ROMRAMSRAMDRAM按存取方式来分：孔敏LabofCVPRofWestAnHuiUniversity2022/11/25第3页数字电路与逻辑设计2022/11/2536.1半导体存

储器按制造工艺来分：半导体存储器双极型MOS型对存储器的操作通常分为两类：写——即把信息存入存储器的过程。读——即从存储器中取出信息的过程。两个重要技术指标：存储容量—存储器能存放二值信息的多少。单位是位或比特（bit）

。1K=210=1024，1M=210K=220。存储时间—存储器读出（或写入）数据的时间。一般用读（或写）周期来表示。孔敏LabofCVPRofWestAnHuiUniversity2022/11/25第4页数字电

路与逻辑设计2022/11/2546.1半导体存储器二、掩膜只读存储器（ROM）②存储的数据不会因断电而消失，具有非易失性。特点：①只能读出，不能写入；1.ROM的基本结构ROM主要由地址译码器、存储矩阵和输出缓冲器三部分组成，其基本结构如图所示。孔敏LabofCVPRofW

estAnHuiUniversity2022/11/25第5页数字电路与逻辑设计2022/11/255ROM的基本结构地址译码器存储矩阵输出缓冲器Dm－1D0W0W1W2－1nA0A1An－1三态控制信息单元(字)存储单元„„„„„6.1半导体存储器字线位线存储单元可

以由二极管、双极型三极管或者MOS管构成。每个存储单元可存储1位二值信息（“0”或“1”）。按“字”存放、读取数据，每个“字”由若干个存储单元组成，即包含若干“位”。字的位数称为“字长”。每当给定一组输入地址时，

译码器选中某一条输出字线Wi，该字线对应存储矩阵中的某个“字”，并将该字中的m位信息通过位线送至输出缓冲器进行输出。存储器的容量＝字数×位数＝2n×m位孔敏LabofCVPRofWestAnHuiUniversit

y2022/11/25第6页数字电路与逻辑设计2022/11/256地址译码器RRRR存储矩阵''''0123DDDDEN输出缓冲器0123DDDD3210WWWW01AA二极管ROM结构图6.1半导体存储器2.二极管ROM字线位线制作芯片时，若在某个字中的

某一位存入“1”，则在该字的字线与位线之间接入二极管，反之，就不接“1”孔敏LabofCVPRofWestAnHuiUniversity2022/11/25第7页数字电路与逻辑设计2022/11/257ROM的数据表地址数据A1A0D3D2D1D00001101110

010111111001016.1半导体存储器31002113212203WWWDWWDWWWDWWD地址译码器实现地址码的与运算，每条字线对应一个最小项。存储矩阵实现字线的或运算。013012011010AAWAAWAAWAAW孔敏LabofCVPRofWe

stAnHuiUniversity2022/11/25第8页数字电路与逻辑设计2022/11/258地址译码器END3D2D1D0W0W1W2W3A1A06.1半导体存储器3.MOS管ROM地址译码器D3D2D1D0W0W1W2W3A1A

0存储矩阵ROM的点阵图“1”“0”孔敏LabofCVPRofWestAnHuiUniversity2022/11/25第9页数字电路与逻辑设计2022/11/2592.一次性可编程ROM（PROM）。出厂时，存储内容全为1（或全为0），用户可根据自己的需要进行编程，但只能编

程一次。1.固定ROM（掩模ROM）。厂家把数据“固化”在存储器中，用户无法进行任何修改。使用时，只能读出，不能写入。6.1半导体存储器二、可编程的只读存储器ROM的编程是指将信息存入ROM的过程。UCC字线Wi位线Di熔丝用户对PROM编程是逐字逐位进行的。首先通过字线和位线选择需要编程

的存储单元，然后通过规定宽度和幅度的脉冲电流，将该存储管的熔丝熔断，这样就将该单元的内容改写了。熔丝型PROM的存储单元孔敏LabofCVPRofWestAnHuiUniversity2022/11/25第10页数字电路与逻辑设计2022/1

1/25106.1半导体存储器3.紫外线擦除可编程ROM（EPROM）。采用浮栅技术，可通过紫外线照射而被擦除，可重复擦除上万次。5.快闪存储器（FlashMemory）。也是采用浮栅型MOS管，存储器中数据的

擦除和写入是分开进行的，数据写入方式与EPROM相同，一般一只芯片可以擦除/写入100万次以上。4.电可擦除可编程ROM（E2PROM）。也是采用浮栅技术，用电擦除，可重复擦写100次，并且擦除的速度要快

的多。E2PROM的电擦除过程就是改写过程，它具有ROM的非易失性，又具备类似RAM的功能，可以随时改写。孔敏LabofCVPRofWestAnHuiUniversity2022/11/25第11页数字电路与逻辑设计2

022/11/25116.1半导体存储器三、随机存取存储器（RAM）②断电后存储的数据随之消失，具有易失性。特点：①可随时读出，也可随时写入数据；根据存储单元的工作原理不同，RAM分为静态RAM和动态RAM。静态RAM:优点:数据由触发器记忆,只要不

断电,数据就能永久保存。缺点:存储单元所用的管子数目多,功耗大,集成度受到限制。动态RAM:优点:存储单元所用的管子数目少,功耗小,集成度高。缺点:为避免存储数据的丢失,必须定期刷新。孔敏LabofCVPRofWestAnHuiUniversity2022/1

1/25第12页数字电路与逻辑设计2022/11/2512行地址译码器存储矩阵„A0A1Ai„„Dm－1D0列地址译码器读/写控制电路Ai＋1An－1CSR/W„I/O0I/Om－11）SRAM的基本结构1.静态随机存储器(SRAM)

SRAM主要由存储矩阵、地址译码器和读/写控制电路三部分组成.6.1半导体存储器SRAM的基本结构CS称为片选信号。CS=0时，RAM工作；CS=1时，所有I/O端均为高阻状态，不能对RAM进行读/写操作。R/W称为读/写控制信号。R/W=1时，执行读操作；R/W=

0时，执行写操作。存储容量＝字数×位数＝2n×m位孔敏LabofCVPRofWestAnHuiUniversity2022/11/25第13页数字电路与逻辑设计2022/11/25132）SRAM静态存储单元6.1半导体存储器UDDV4V2QQV1

V3V5V6V7V8I/OI/O列选线Y行选线X存储单元位线D位线D(a)六管NMOS存储单元基本RS触发器无论读出还是写入操作，都必须使行选线X和列选线Y同时为“1”.UDDV4V2V6V5V1V3V7V

8YI/OI/O位线D位线DX(b)六管CMOS存储单元PMOS管孔敏LabofCVPRofWestAnHuiUniversity2022/11/25第14页数字电路与逻辑设计2022/11/25142.动态随

机存储器(DRAM)6.1半导体存储器V4V3V1V2V7V8YDD位线D位线DC1C2CO1CO2QQ预充脉冲V5V6X存储单元UC1UC2UCC四管动态MOS存储单元动态MOS存储单元利用MOS管

的栅极电容来存储信息，但由于栅极电容的容量很小，而漏电流又不可能绝对等于0，所以电荷保存的时间有限。为了避免存储信息的丢失，必须定时地给电容补充漏掉的电荷。通常把这种操作称为“刷新”或“再生”。刷新之间的

时间间隔一般不大于20ms。动态MOS存储单元有四管电路、三管电路和单管电路等。孔敏LabofCVPRofWestAnHuiUniversity2022/11/25第15页数字电路与逻辑设计2022/11/251

56.1半导体存储器V4V3V1V2V7V8YDD位线D位线DC1C2CO1CO2QQ预充脉冲V5V6X存储单元UC1UC2UCC四管动态MOS存储单元写入数据：D=1时，C2充电，写入Q=1；D=0时，C1充电，写入Q=0。X=Y=“1”01101001读出数据：Q=0时，读出D=0

；Q=1时，读出D=1；X=Y=“1”10CO1、CO2预充电01孔敏LabofCVPRofWestAnHuiUniversity2022/11/25第16页数字电路与逻辑设计2022/11/25166.1半导体存储器①写入信息时，字线为高电平

，VT导通，位线上的数据经过VT存入CS。②读出信息时，字线为高电平，VT管导通，这时CS经VT向CO充电，使位线获得读出的信息。这是一种破坏性读出。因此每次读出后，要对该单元补充电荷进行刷新，同时还需要高灵敏度读出放

大器对读出信号加以放大。单管动态MOS存储单元字选线位线D(数据线)CO输出电容VTCS存储电容孔敏LabofCVPRofWestAnHuiUniversity2022/11/25第17页数字电路与逻辑设计2022/11/25176.1半导体存储器四、存

储器容量的扩展位扩展可以用多片芯片并联的方式来实现。①各地址线、读/写线、片选信号对应并联，②各芯片的I/O口作为整个RAM输入/出数据端的一位。1.位扩展方式－－增加I/O端个数用1024×1位的RAM扩展为1024×8位RAMA0A1

…A9R/WCS1024×1RAMI/OA0A1…A9R/WCS1024×1RAMI/O…A0A1…A9R/WCS1024×1RAMI/OI/O1I/O2…I/O7……A0A1…A9R/WCS…一片存储容量总存储容量N－－八片孔敏LabofCVPRofW

estAnHuiUniversity2022/11/25第18页数字电路与逻辑设计2022/11/25186.1半导体存储器2.字扩展方式－－增加地址端个数一片存储容量总存储容量N例：用256×8位的RAM扩展为

1024×8位RAM。分析：N=4256＝28，每片有8条地址线；1024＝210，需要10条地址线；所以，需要增加2条高位地址线来控制4片分别工作，即需要一个2-4线译码器。字扩展可以利用外加译码器控制芯片的片选(CS)输入端来实现。①

各片RAM对应的数据线、读/写线对应并联；②低位地址线也并联接起来；③要增加的高位地址线，通过译码器译码，将其输出分别接至各片的片选控制端。孔敏LabofCVPRofWestAnHuiUniversity2022/11/25第19页数字电路与逻辑设计2022/11/2519A0A1…

A7R/WCS256×8RAMI/O0I/O7…(1)A0A1…A7R/WCS256×8RAMI/O0I/O7…(2)A0A1…A7R/WCS256×8RAMI/O0I/O7…(3)A0A1…A7R/WCS256×

8RAMI/O0I/O7…(4)A0A1……A7R/WY0………A8A92—4译码器Y1Y2Y3I/O0I/O7…A0A16.1半导体存储器用256×8位的RAM扩展为1024×8位RAM的系统框图孔敏LabofCVPRofWestAnHuiUn

iversity2022/11/25第20页数字电路与逻辑设计2022/11/2520自20世纪60年代以来，数字集成电路已经历了从SSI、MSI、LSI到VLSI的发展过程。数字集成电路按照芯片设计方法的不同大致可以分为三类：①通用型中、小规模

集成电路；②用软件组态的大规模、超大规模集成电路，如微处理器、单片机等；③专用集成电路(ASIC-ApplicationSpecificIntegratedCircuit)。ASIC是一种专门为某一应用领域或为专门用户需要而设计、制造的LSI或VL

SI电路，它可以将某些专用电路或电子系统设计在一个芯片上，构成单片集成系统。6.2可编程逻辑器件基础一、PLD发展概况孔敏LabofCVPRofWestAnHuiUniversity2022/11/25第21页数字电路与逻辑设计

2022/11/25211.PLD连接的表示6.2可编程逻辑器件基础二、PLD电路的表示方法PLD的输入、反馈缓冲器都采用了互补输出结构。输出缓冲器一般为三态输出缓冲器。2.缓冲器的表示ENAAENAAAAA断开

编程连接固定连接（硬连接）孔敏LabofCVPRofWestAnHuiUniversity2022/11/25第22页数字电路与逻辑设计2022/11/25223.6.2可编程逻辑器件基础≥1ABCYYABCYABC&ABCYYABCABP1=0P2=0P3=

1与门的缺省状态“悬浮1”状态孔敏LabofCVPRofWestAnHuiUniversity2022/11/25第23页数字电路与逻辑设计2022/11/2523与阵列Y1Y2或阵列AB与阵列Y1Y2或阵列BBAA4.与或阵列图6.2可编程逻辑器件基础任一组合逻辑函数都可用“与或”式表示，即任

何组合逻辑函数都可以用一个与门阵列与一个或门阵列来实现。ABBAmBAYBABAmBAY),(),(),(),(302121如：标准画法简化画法孔敏LabofCVPRofWestAnHuiUniversity2022/11/25第24页数

字电路与逻辑设计2022/11/2524输入电路与阵列或阵列输出电路输入项乘积项或项„输出„输入低密度可编程逻辑器件的集成密度小于每片700个等效门，它主要包括PROM、PLA、PAL和GAL四种器件。6.3低密度可编程逻辑器件PLD基本结构类型阵列输出方式与或PROMPLA

PALGAL固定可编程可编程可编程可编程可编程固定固定固定固定固定可编程四种PLD的结构特点孔敏LabofCVPRofWestAnHuiUniversity2022/11/25第25页数字电路与逻辑设计2022/1

1/2525一、可编程只读存储器PROM6.3低密度可编程逻辑器件与阵列(固定)D2D1D0或阵列(可编程)A2A1A0完全译码阵列实现组合逻辑函数：将函数写为最小项之和形式，将对应的与项或起来即可。容量＝与门数×或门数＝2n×m利用效率低。孔敏La

bofCVPRofWestAnHuiUniversity2022/11/25第26页数字电路与逻辑设计2022/11/25266.3低密度可编程逻辑器件例：试用PROM实现4位二进制码到Gray码的转换。A3A2A1A0D3D2D1D0000000000001000100100011001100

10010001100101011101100101011101001000110010011101101011111011111011001010110110111110100111111000输入输出转换真

值表与阵列或阵列A2A1A0A3D2D1D0D3孔敏LabofCVPRofWestAnHuiUniversity2022/11/25第27页数字电路与逻辑设计2022/11/25276.3低密度可编程逻辑器件二、可编程逻辑阵列PLA与阵列(可编程

)A2A1A0D2D1D0或阵列(可编程)实现组合逻辑函数：将函数化简为最简与或式，将对应的与项或起来即可。容量＝与门数×或门数制造工艺复杂。孔敏LabofCVPRofWestAnHuiUniversity

2022/11/25第28页数字电路与逻辑设计2022/11/2528与阵列或阵列A3A2A1A0D3D2D1D06.3低密度可编程逻辑器件例：试用PLA实现4位二进制码到Gray码的转换。01010121212323233AAAADAA

AADAAAADAD解：利用卡诺图化简得最简与或式：孔敏LabofCVPRofWestAnHuiUniversity2022/11/25第29页数字电路与逻辑设计2022/11/2529时序型PLA基本结构

图6.3低密度可编程逻辑器件PLA的与或阵列只能构成组合逻辑电路，若在PLA中加入触发器则可构成时序型PLA，实现时序逻辑电路。与阵列或阵列······X1Xn触发器······Z1ZmW1WlQkQ1······孔敏LabofCVPRofWestAnHuiUniversity2022/11

/25第30页数字电路与逻辑设计2022/11/2530111000010100例：试用PLA和JK触发器实现2位二进制可逆计数器。当X=0时，进行加法计数；X=1时，进行减法计数。6.3低密度可编程逻辑器件解：X为控制信号，Y为进位（借位）输出信号。X/YQ2Q10011100/01/01/11

/01/00/00/10/001000001010011YQQQQX1n1nnn1212100101110111010100110001①画状态图②列状态转移表孔敏LabofCVPRofWestAnHuiUniversity2022/11/25第31页数字电路与逻辑设计202

2/11/2531③求状态、驱动和输出方程6.3低密度可编程逻辑器件12nQ的卡诺图X000111100010111010nnQQ1211nQ的卡诺图X000111100100111001nnQQ12Y的卡诺图X000111100001011000

nnQQ12n1n2n1n2n0n0n01n1n2n1n1n2n1n1n2n1n2n1n2n1n2n11n2QQXQQXYQ0Q1QQQXQQXQQXQXQXQQQXQQXQQXQ)()(比较得驱动方程：nnQXQXKJKJ1

122111孔敏LabofCVPRofWestAnHuiUniversity2022/11/25第32页数字电路与逻辑设计2022/11/25326.3低密度可编程逻辑器件④画阵列图1J>C11K1J>C11KX1CPQ1Q2Y孔敏LabofCVPRofWestA

nHuiUniversity2022/11/25第33页数字电路与逻辑设计2022/11/25336.3低密度可编程逻辑器件三、可编程阵列逻辑PALA2A1A0D0D1D2或阵列（固定）与阵列（可编程）实现组合逻辑函数：

将函数化简为最简与或式，将对应的与项相或输出即可。只能一次性编程。1.PAL的应用孔敏LabofCVPRofWestAnHuiUniversity2022/11/25第34页数字电路与逻辑设计2022/11/25346.3低密度可编程逻辑器件例：试用PAL实现下列逻

辑函数。),,,,,(),,(),,,(),,(654321643221mCBAYmCBAYACCBBAYCABAY21解：化简得最简与或式：与阵列或阵列ABCY1Y2孔敏LabofCVPRofWestAnHuiUniversity2022/11/25第35页数字

电路与逻辑设计2022/11/25356.3低密度可编程逻辑器件2.PAL的四种输出结构输入行OI①专用输出结构这种结构的输出端只能作输出用，不能作输入用。因电路中不含触发器，所以只能实现组合逻辑电路。输出端可以是或门、或非门，或者互补输出结构。目

前常用的产品有PAL10H8(10输入，8输出，高电平输出有效)、PAL10L8、PAL16C1(16输入，1输出，互补型输出)等。孔敏LabofCVPRofWestAnHuiUniversity2022/11/25第36页数字电路与逻辑设计

2022/11/25366.3低密度可编程逻辑器件②可编程I/O输出结构这种结构的或门输出经过三态输出缓冲器，可直接送往输出，也可再经互补输出的缓冲器反馈到与阵列输入。即它既可作为输出用，也可作为输入用。用于实现复杂的组合逻辑电路。目前常用的产品有PAL16L8

、PAL20L10等。II/OOE当OE=0时，三态输出呈高阻态，I/O引脚作输入使用；当OE=1时，三态门选通，I/O引脚作输出使用。孔敏LabofCVPRofWestAnHuiUniversity2022/11/25第37页

数字电路与逻辑设计2022/11/25376.3低密度可编程逻辑器件③寄存器输出结构这种结构的输出端有一D触发器。在时钟的上升沿先将或门输出寄存在D触发器的Q端，当使能信号OE有效时，Q端的信号经三态缓冲器反相后输出，输出为低电

平有效。触发器的Q输出还可以通过缓冲器反馈送至与阵列的输入端。因而这种结构的PAL能记忆原来的状态，实现时序逻辑电路。目前常用的产品有PAL16R4、PAL16R8(R表示寄存器输出型)等。IQQ1DQ时钟OEC1孔敏LabofCVPRofWestAnHui

University2022/11/25第38页数字电路与逻辑设计2022/11/2538IQQ1D时钟OEQC1YQ6.3低密度可编程逻辑器件④异或输出结构这种结构的输出部分有两个或门，它们的输出经异或门进行异或运算后再经D触发器和三态缓冲器输出。这种结构不仅便于对与—或逻辑阵列输出的

函数求反，还可以实现对寄存器状态进行保持操作。目前常用的产品有PAL20X4、PAL20X8(X表示异或输出型)等。QIQIQIY保持QYI0求反QYI1孔敏LabofCVPRofWestAnHuiUniversity2022/11/2

5第39页数字电路与逻辑设计2022/11/2539GAL是在PAL的基础上发展起来的，具有和PAL相同的与或阵列，即可编程的与阵列和固定的或阵列。不同的是它采用了电擦除、电可编程的E2PROM工艺制作，可以用电信号擦除并反复编程上百次。GAL器件的输出端设置了可编程的输出逻辑宏单元OLMC

（OutputLogicMacroCell），通过编程可以将OLMC设置成不同的输出方式。这样同一型号的GAL器件可以实现PAL器件所有的各种输出电路工作模式，即取代了大部分PAL器件，因此称为通用可编程逻辑器件。GAL器件分两大类：

一类为普通型GAL，其与或阵列结构与PAL相似，如GAL16V8（V表示输出方式可变）、GAL20V8、ispGAL16Z8都属于这一类；另一类为新型GAL，其与或阵列均可编程，与PLA结构相似，主要有GAL39V8。6.3低密度

可编程逻辑器件四、通用阵列逻辑GAL孔敏LabofCVPRofWestAnHuiUniversity2022/11/25第40页数字电路与逻辑设计2022/11/2540优点：①采用电擦除工艺和高速编程方法，使编程改写变得方便、快速，整个芯片改写只

需数秒钟，一片可改写100次以上。②采用E2CMOS工艺，保证了GAL的高速度和低功耗。存取速度为12～40ns，功耗仅为双极性PAL器件的1/2或1/4，编程数据可保存20年以上。③采用可编程的输出逻辑宏单元(OLMC)，使其具有极大的灵活性和通

用性。④可预置和加电复位所有寄存器，具有100%的功能可测试性。⑤备有加密单元，可防止他人非法抄袭设计电路。6.3低密度可编程逻辑器件GAL器件的特点孔敏LabofCVPRofWestAnHuiUniversity2022/11/25第41页数字电路与逻辑设计2022/11/2

541缺点：GAL和PAL一样都属于低密度PLD，其共同缺点是规模小，每片相当于几十个等效门电路，只能代替2～4片MSI器件，远达不到LSI和VLSI专用集成电路的要求。另外，GAL在使用中还有许多局限性，如一般GAL只能用于同

步时序电路，各OLMC中的触发器只能同时置位或清0，每个OLMC中的触发器和或门还不能充分发挥其作用，且应用灵活性差等。这些不足之处，都在高密度PLD中得到了较好的解决。6.3低密度可编程逻辑器件孔敏LabofCVPRofWest

AnHuiUniversity2022/11/25第42页数字电路与逻辑设计2022/11/25421.阵列扩展型高密度可编程逻辑器件6.4高密度可编程逻辑器件高密度可编程逻辑器件的集成密度大于每片1000个等效门，它主要包括EPLD、CPLD和FPGA三种。阵列扩展

型HDPLD包括EPLD和CPLD，它们是在PAL、GAL结构的基础上扩展或改进而成的。基本结构与PAL和GAL类似，均由可编程的与阵列、固定的或阵列和逻辑宏单元组成，但集成度大得多。EPLD采用EPROM工艺。与G

AL相比，大量增加了OLMC的数目，并且增加了对OLMC中寄存器的异步复位和异步置位功能，因此其OLMC使用更灵活。缺点内部互连性较差。CPLD采用E2PROM工艺。与EPLD相比，增加了内部连线，对逻辑宏单元和I/O单元均作了重大改进。孔敏LabofCVPRofW

estAnHuiUniversity2022/11/25第43页数字电路与逻辑设计2022/11/25432.现场可编程门阵列FPGA它由可配置逻辑块CLB（ConfiqurableLogicBlock)、输入/输出模块IOB（I/OBlock)和互

连资源IR（InterconnectResource)三部分组成。①可配置逻辑块CLB是实现用户功能的基本单元，它们通常规则地排列成一个阵列，散布于整个芯片；②可编程输入/输出模块(IOB)主要完成芯片上逻辑

与外部封装脚的接口，它通常排列在芯片的四周；③可编程互连资源(IR)包括各种长度的连线线段和一些可编程连接开关，它们将各个CLB之间或CLB、IOB之间以及IOB之间连接起来，构成特定功能的电路。6.4高密度可编程逻

辑器件FPGA是由许多独立的可编程逻辑模块组成，用户可通过编程将这些模块连接成所需要的数字系统。具有集成度高，编程速度快，设计灵活及可再配置等特点。配置数据可以存储在片外的EPROM、E2PROM或计算机软、硬盘中。人们可以控制加载过程，在现场修改器件的逻辑功能，即所谓现场编程孔敏LabofCVP

RofWestAnHuiUniversity2022/11/25第44页数字电路与逻辑设计2022/11/2544FPGA的基本结构可编程输入/输出模块可配置逻辑块可编程互连资源CLBIOB6.4高密度可编程逻辑器件孔敏LabofCVPRof

WestAnHuiUniversity2022/11/25第45页数字电路与逻辑设计2022/11/2545第六章小结1.熟练掌握半导体存储器的功能和使用方法；2.掌握RAM和ROM存储容量的扩展方法；3.掌握

用PROM、PAL、PLA设计组合和时序逻辑电路的方法。