【文档说明】PCB特性阻抗的原理与应用-YANTAT.pptx，共(35)页，2.298 MB，由精品优选上传

转载请保留链接：https://www.ichengzhen.cn/view-296319.html

以下为本文档部分文字说明：

2008.03PCB特性阻抗的原理与应用恩达电路（深圳）有限公司YanTatCircuit(SHENZHEN)CO.,LTD.----------工程部员工技能培训系列教材MerchantPrintedCircuitBoardManufacturer1一

.定義1.導線中所傳導者為直流電(D.C.)時,所受到的阻力成為電阻(Resistance),代表符號為R,數值單位為“歐姆”(OHM,Ω),其與電壓電流相關的歐姆定律公式為:2.導線中所傳導者為交流電(A.C.)時,所遭遇的阻力稱為阻抗

(Impedance),代表符號為Z,單位還是“歐姆”(OHM,Ω),其與電阻,電感,電容相關的公式為:3.電路板業界中,一般脫口而出的“阻抗控制”,嚴格來講並不正確,專業性的說法應該是“特性阻抗控制”(CharacteristicImpedanceControl)

才對。因為電腦類PCB線路中所“流通”的“東西”並不是電流,而是針對方波訊號或脈衝在能量上的傳輸。此種“訊號”傳輸時所受到的“阻力”另稱為“特性阻抗”,代表符號是Zo。計算公式:式中L為電感值,C為電容值.不過Zo的單位還是"歐姆".可見俗稱的"阻抗控制"

,實際上根本不是針對交流電"阻抗"所進行的"控制"4.阻抗控制(ImpedanceControl):指在一高頻訊號之下,某一線路層(SignalLayer)對其相關層(ReferencePlane通常指最接近之

接地層),其訊號在傳輸中產生的“阻力”須控制在一額定範圍內,方可保證訊號在傳輸過程中不失真。L/CZo=IUR/=22)(XCXLRZ−+=2圖面詮釋OUTPUTDRIVERPACKAGEMODELCIRCUITBOARDTRANSMISSIONLINEPAC

KAGEMODELINPUTRECEIVERPCB元件間以訊號(signal)互傳,板面傳輸線中所遭遇到的阻力“特性阻抗”3二.PCB線路中傳輸的是什么?電路板發展40年以來已經成為電機、電子、家電、資訊、通訊(

有線及無線)硬體必備的重要元件。早期資訊工業在運算速度還不是很快時,電路板只是一種方便零件組裝與導通互連的載板而已,因此板中佈線完全以導電為著眼點,設計與品管只要具備直流電與交流電的觀念即可!近年來板面元件之間的線路,

在數字訊號(DigitalSignal)傳遞速度日漸增快之下,板中佈線還應將與電磁波有關的方波傳播觀念納入才對,於是原來簡單的導線,逐漸轉變成高頻類(射頻R.F.)與高速類(邏輯頻率L.F.)用途的複雜的傳輸線了!以终端產品工作頻率,及必須阻抗匹配的觀點來看,

須做特性阻抗控制的電路板可粗分為兩類:高頻類(射頻R.F.)與高速類(邏輯頻率L.F.)1.高速邏輯類：（ＰＣ類）此類傳輸線在品質要求上要比傳統導線嚴格很多。不再僅僅要求OPEN/SHORT測試過關,或是缺口與毛頭未超過線寬的“

20%”,就能“允收”的事。必須要求所測到的“特性阻抗”值,也應控制在公差之內才能出貨,否則只有報廢根本無法“重工”挽救。因此“特性阻抗控制”已成為“高速邏輯線路板”類的重點品保項目;（主機板，卡板．．．）三.特性阻抗控制的適用範圍42.高

頻通信類：所謂高頻或“射頻”級的電子產品,是指與無線電之電磁波有關,以類比正弦波傳播的產品,如雷達、電視、廣播、手機、微波等。此類板因市場需求板量不大,國外對此類高端產品設限較嚴,加上板材特殊,資訊有限,以下將不對此類講解

,不過隨著通訊產品的流行充斥,光纖通訊的大行其道,此類概念及技術亦將逐步導入。3.兩類電路板在特性方面的比較:HighSpeedLogic線路(PC類)射頻(R.F.)/微波(Microwave)線路*線路與佈局

非常複雜*特性阻抗(Zo)的工差值較大*板材散失因數(Df)之工差較寬*非常要求輕薄短小*需求訊號層與電壓層的多層板*導體線路的尺寸工差較大*介質常數要求很低*線路與佈局很簡單*特性阻抗(Zo)的工差值很小*板材散失因數(Df)之工差嚴格*要求輕薄短小*只要單/雙面板*導體線路的

尺寸工差非常嚴謹*介質常數要求很低5四.涉及的幾種電學原理1.直流電流(D.C.)的傳導原理;2.交流電流(A.C.)的傳導原理;3.方波式邏輯訊號的傳輸與傳播觀念;4.正弦波訊號的傳輸與傳播觀念COAXIA

L同軸電纜(有線電視傳輸線)MICROSTRIP微條線STRIPLINE條線COPLANAR共面差動線6五.數字訊號與模擬訊號訊號在傳送的過程中會因為本身的衰減與外部的干擾而導致發送端與接收端產生或多或少的差異;數字訊號的發送與接收有一個編碼解碼的過程,訊

號在發送前先依照一定的編碼規則對信息進行處理編碼排列,完成後再將其發送出去,在接收端接收到的信息並不是我們要的直接信息,需要依照同樣的編碼規則對信息進行解碼,處理之後才得到我們真正想要的訊息;數字訊號的意義是將訊息邏輯數字化,“0”就是“0”,“1”就是“1”,在傳送中產

生的差異只要控制在一定範圍內,則發送端與接收端的信息碼就可以保證一致,從而保證了訊號不失真,因此又稱為邏輯訊號;模擬訊號不存在編碼與解碼的問題,因此在傳輸過程中因為訊號衰減或受到干擾而出現的差異將直接的表現在接

收端,因此數字化是信息發展的必然趨勢!在編碼與解碼的過程中不容易出現問題,訊號傳送發生錯誤關鍵在傳送過程中訊號衰減或是受到干擾而發生變化,若變化超出邏輯判定的範圍,則接收端將收到錯碼,解碼後當然不是我們想要的訊息;因此減小訊息在傳送過程中的產生的差異及

將其控制在一定範圍內是解決數字訊號誤碼的關鍵!7六.數字訊號如何實現如何在現實中產生和接收數字訊號,我們以“二進制”為例,因為“二進制”僅由“0”和“1”組成,在邏輯判斷上簡單,特別利於信號的接收;利用硬體中瞬間變化的電壓,以高電壓代表邏輯“1”,以低電壓代表邏

輯“0”,兩者之間快速的“切換”可以形成脈衝,產生由“0”與“1”組成的數碼列,將信息以上述方式定義,即可完成信息轉換為數字化;八位十六位三十二位六十四位……..的涵義(訊息處理的能力,二進制信息碼的長度;電壓的切換有一個延緩時間Tr,若Tr愈短,則切換速度越快,即

時鍾速率(ClockRate)愈快,也就是每秒鐘所切換的次數越多,若不考慮變換所耗費的時間,則可將訊號假想為“方波”;01010001011101111011四位元八位元八位元時鐘頻率數字訊號8早期的硬體工作電壓定位12V,後在切換頻率增大而必須縮短Tr之下,其“0”與“1”的

電位差已縮小為5V。目前個人電腦高速CPU之CMOS或TTL或邏輯晶片,其工作電壓更低至3.3V,將來還會更低,以方便縮短Tr以加快時鍾頻率;Tr與頻率(f)之間的常數關係式:上述利用0V、3.3V分別代表邏輯“0”、邏輯“1”時,其二者均會因為傳輸線的

不夠完美,而出現不太穩定的電壓震盪值,例如低電壓的0.1伏特、0.15伏特、0.21伏特或高電壓的3.1伏特、3.2伏特、3.5伏特等,給邏輯判定帶來困難,當此等誤差不大,電腦系統尚可判讀,則還可以接收為有效訊號,一旦誤差值變大會成為不良雜訊,可能造成

判讀錯誤,將影響整體工作,嚴重時將導致系統癱瘓(當機)。ど丁TrTf丁玡絫絫糴1009050100碩(%)┪筿溃fTr/.350=9七.訊號傳輸與傳輸線1傳輸線的定義:由電磁波的學理可知,波長(λ)愈短時

,頻率(ƒ)愈高,二者乘積即為光速(以C表示),其數學關係式如下,又如某電磁波訊號在系統中傳播之時鍾頻率高達300MHZ時,其波長可計算如下:由IPC-2141在3.4.4節中說明,『凡訊號在導線中“傳播”時,若該導線之長度接近訊號波長的1/7時,則該導線即應被視為傳輸線』，亦有文獻認為此經驗值

為1/10。前例訊號波長的1/7應為14.28cm,故該300MHZ訊號在PCB線路中傳播時,一旦線長超過14.28cm時,該線路即應按“傳輸線”處理,而不再只是一般導電用的導線了。也就是必須要注意到傳輸線在“特性阻抗”上與元件匹配的問題。PCB的“傳

輸線”是由訊號線、介質層、參考層三者所共同組成,缺一不可。cmcmfc1001031031810=========−secsec/旧猧恨(WaveGuide)PCB癟腹絬TV蛮ぱ絬禸筿苐25~10010~120100~30050~100盽ǎ肚块絬ぇ

疭┦к102.傳輸速率與介質常數由電磁波理論可知,訊號在介質中的傳輸速度(Vp)與光速成正比,與其介質常數成反比,即:在電路板中,不同的板材有不同的介質常數,若PCB上的導線被視為“傳輸線”時,其訊號傳播速度將大

受板材ﻉr影響。我們常用的FR-4板材,在30MHZ之頻率下測量時,所得相對透電率(界電常數ﻉr)為4.1,其訊號線傳輸速度為:rPc=V因空氣的界質常數為1,故電磁波在空氣中的傳播速度等於光速,亦即11.76in/nsec。sec],e

c.......[nssec/..cP81082514−==即為納秒ninV贺ぃ狾肚块硉癸ゑMATERIAL狾()硉1(in/nsec)硉2(psec/in)Air1.011.7684.9PTEE/Glass2.27.95125.8RO28002.96.95143.9CE/Custom

ply3.06.86147.0BT/Customply3.36.50154.0CE/Glass3.76.12163.0SiliconDioxide3.95.97167.0BT/Glass4.05.88170.0P

olyimide4.15.82172.0FR-4/Glass4.15.82172.0GlassCloth6.04.70212.0Alumina9.03.90256.0r11八.減小訊號傳輸產生的差異1.傳輸線愈短,延誤愈小;之前的P

entiumPro的CPU時鐘頻率超過200MHZ(Pentium4其時鍾頻率已超過3GHZ),但這是就元件本身的作業速度而言。一旦組裝在主機板上完成系統產品之後,其速度將只剩下66MHZ而已。原因是訊號進入板面線路之後,

就會因介質對高訊號能量之散失關係而急速變慢。因而PCB的互連線路不宜太長,以減小訊號的延誤與衰減。高速邏輯元件之組裝,甚至還要儘量彼此靠近，或儘量趨近對外互連的連接器。第六代PC的PentiumPro即將各高速元件集中在Pro-Ca

rd上即為一例。LowspeedlogicMediumspeedlogicHighspeedlogicConnector123456612182430481216001003004006007008009001000150020

003000500010,000SYSTEMFAEQUENCY(MHZ)DELAY(ns)PWBLengthConnectorlengthINCH1GHZswitchingdevicesInfinit

eswitchingspeedDevices系統元件中的切換速度本來很快,但到了PCB時就會變慢,且線越長就愈慢!當PCB必須對外互連時,應將高速元件安置在藉口附近,以減短線長122.密集佈線時介質層越薄則雜訊愈少因導體中出

現電流時也會產生磁場,電流方向與磁力線平面互補垂直。一旦相鄰兩銅線之磁力線糾纏在一起時,將出現雜訊。此時可逼薄其介質層以消除雜訊。(四層主機板多用2116一張作其介質層)3.避免平行減短長度板面的密集平行線,在電容電感作用下會造成串擾。除可另外加裝元件予以改善外,板子前後兩面

應採彼此垂直的佈線法。同一板面之密集線路還可另採階悌式斜向佈線,以減少平行長度消除串擾。在四面接腳的SMT大型IC,其平行密腳之間,也呈現電感與電容的串擾,改成BGA球腳封裝體後,在電性上自然改善很多!由單一直流線路左手定則可知,導線周圍會產生磁場,一旦佈線太密則磁場會互相干擾而產生雜訊。若

將介質層逼薄後,則磁力線可導入大地中而得以減少雜訊!13九.阻抗控制與製程及板材的關係1.為何要控制特性阻抗值電腦在操作時,驅動元件所發出的訊號,將通過PCB傳輸線到達接受元件。該方波訊號在多層板的訊號線中傳播時,其“特性阻抗”值必須要與頭尾元

件的“電子阻抗”相匹配,訊號中的“能量”才會得到完整的傳輸。一旦多層板線路品質不良,特性阻抗值超出公差時,所傳訊號的能量將出現反射(Felection)、散失(Dissipation)、衰減(Attenua

tion)或延誤(Delay)等劣化現象,嚴重時甚至出現錯誤訊號導致當機。唯有對PCB板材與製程,多層板上的Zo方能符合客戶所要求的允收規格。由於元件的電子阻抗愈高,其傳輸速率才會愈快,因此PCB的特性阻抗值也要隨之提高,方能達到匹配

元件的要求。唯有在這種觀念下所生產的多層板,才算得上高速或高頻訊號所需求的良品。不再是電性O/STest之所能比擬,不良品也幾乎無法重工!BAImpedanceChangeIncidentEnergyReflectedEnergyTra

nsminedEnergy當元件A經由板面線路向B發出訊號,若該訊號線的線寬不均,造成特性阻抗值起伏變化時,則訊號的部分能量會反彈回A中去!142.與板材及製程的關係現以微條式(Microstrip)的計算公式

為例,從公式中探討特性阻抗的歐姆值(Zo)與板材及製程的關係:)..(ln.tWHZoer++=8098541187rGroundplane------Zo與板材的ﻉr成反比----當板材的相對透電率ﻉr愈低時,愈容易提高板中線路的Zo值

,而得與高速元件的輸出阻抗值匹配。------Zo與介厚(H)成正比----增加介質層厚度時會提高Zo,但此做法不利於雜訊針對接地層之消除!------Zo與線寬(W)成反比----逼細W即可提高Zo,根據長久之現場經驗,此

項做法對Zo的控制最為有效;------Zo與線厚(T)成反比----逼薄T亦可提高Zo,此法宜採用於正片法全板鍍銅及蓋孔蝕刻,乾膜蓋孔前還須精密砂帶均勻減銅.由以下四點關係看出,欲控制Zo,PCB業者能施展的功力的對象僅有W,H,T,ﻉr

而已,由於ﻉr的變化非常小,銅厚通常已指定,因此H與W的調整是最有效直接的手段!15十.製程中控制的重點1.底片製作管理與檢查---底片環境須良好之無塵室,嚴格控管溫濕度,底片線路外緣須平整流暢,線寬須符合設計要求!2.生產線所用之板面排版設計---在大

面積Panel上妥善排版,增加分散電流用的假陰極(銅點或銅條),妥善放置測試樣本的位置及排版方向!3.內層板蝕刻---提高酸性蝕銅的支撐能力,改善蝕刻因子,減少側蝕與殘足!4.內層板AOI檢查---小心找出線路中的缺口與突出,對2GHz高速訊號而言,即使2MIL的缺口

也必須報廢,不可姑息帶來後患!5.壓合---使用真空壓合機,降低壓力減少流膠,避免銅皮陵線直接壓在玻璃纖維上,儘量保持較多的樹脂量,提高“樹脂/玻璃”之比值(R/G比),抑低板材的ﻉr!6.外層蝕刻---削薄面銅,逼薄線厚,從選購設備上控制蝕刻因子,並減少線邊之殘足與銅碎

銅渣!7.防焊---裸露微銅線其表面所接觸的是ﻉr為1的空氣,故所測Zo值較高,但防焊后所測的Zo值將出現1~3Ω的降低,其原因是防焊油墨的ﻉr在4.0左右,比空氣高出頗多所致!8.乾燥---完工後的多層板要儘量避免潮濕吸水,

因水的ﻉr為75,對Zo會帶來很大的下降與不穩定!16十一.阻抗設計---常見類型rGroundPlaneGroundPlane1.微調式:通常指傳輸線相對於最近的Ground層之間的特性阻抗,調節的方式通常以調整線寬W和介質

層厚度H為主;2.差動式:通常指兩條傳輸線之間的特性阻抗,調節的方式通常以調整線寬W與間距S和介質層厚度H為主;wHGroundPlaneS17十二.阻抗設計計算軟體簡介我們通常使用CITS25來計算客戶的阻抗設計或是我們自行設置的測試模塊是否符合客戶的特

性阻抗需求-----以下即為CITS25的作業界面微調式外層微調式內層差動式外層差動式內層例圖說明註解區域參數調校區計算按鈕計算結果顯示區18微調式---外層介質層厚度防焊層厚度成品線寬成品線厚介電系數若須計算裸線阻抗用此項因為PP介電系數相差不大,通常使用常數4.2代

入計算,若須精確計算,則請參考宏仁提供之“不同PP組合之介電常數值”填入!以底銅0.5OZ,完銅1OZ之常例---電镀后成品線厚通常以1.9mil代入計算,實際之梯形線截面在粗略計算時可以忽略,視W=W1,再由W值反推工作片線寬!工

作片線寬=W/0.8(W<7)=W+2(W>7)19微調式---內層(單側)線寬梯形線截面在粗略計算時可以忽略,視W=W1,再由W值加0.5~1MIL反推出工作片線寬!線厚則以基板銅厚代入計算介質層總厚度成品線寬基板銅厚介電系數因為PP介電系數相差不大,通

常使用常數4.2代入計算,若須精確計算,則請參考宏仁提供之“不同PP組合之介電常數值”填入!傳輸線距相鄰接地層厚度20線寬梯形線截面在粗略計算時可以忽略,視W=W1,再由W值加0.5~1MIL反推出工作片線寬!線厚則以基板銅厚代入計算

因為PP介電系數相差不大,通常使用常數4.2代入計算,若須精確計算,則請參考宏仁提供之“不同PP組合之介電常數值”填入!微調式---內層(雙側)介質層總厚度成品線寬基板銅厚介電系數傳輸線距相鄰接地層厚度21因為PP介電系數相差不大,通常使用常數4.2代入計算,

若須精確計算,則請參考宏仁提供之“不同PP組合之介電常數值”填入!差動式---外層介質層厚度防焊層厚度成品線寬成品線厚介電系數工作片線寬=W/0.8(W<7)=W+2(W>7)若須計算裸線阻抗用此項成品間距以底銅0.5OZ,完銅1O

Z之常例---電镀后成品線厚通常以1.9mil代入計算,實際之梯形線截面在粗略計算時可以忽略,視W=W1,再由W值反推工作片線寬!22差動式---內層(單側)線寬梯形線截面在粗略計算時可以忽略,視W=W1,再由W值加0.5~1MI

L反推出工作片線寬!線厚則以基板銅厚代入計算介質層總厚度成品線寬基板銅厚介電系數因為PP介電系數相差不大,通常使用常數4.2代入計算,若須精確計算,則請參考宏仁提供之“不同PP組合之介電常數值”填入!傳輸線距相鄰接地層厚度成品間距23差動式---內層(

雙側)線寬梯形線截面在粗略計算時可以忽略,視W=W1,再由W值加0.5~1MIL反推出工作片線寬!線厚則以基板銅厚代入計算介質層總厚度成品線寬基板銅厚介電系數因為PP介電系數相差不大,通常使用常數4.2代入計算,若須精確計算,則請參考宏仁提供之“不同PP組

合之介電常數值”填入!傳輸線距相鄰接地層厚度成品間距24十三.設計計算中涉及的問題1.因計算中帶入的參數均為成品值,因此工作片線寬須由計算之線寬(成品)根據蝕刻補償反推回去,介厚亦為廠商提供之理論值計算帶入!2.通常客戶在GERBER中會提及阻抗設計,若板厚及疊板材料均有指定

,則供我們調節的手段往往只有在線寬上下工夫,若客戶僅提供了板厚及須控制的線路類型層別則我們可以根據計算出的介厚自行決定內層基板及P.P.,此時我們通常選用的P.P.因該是實際作業中較易把握、較穩定的類型如:2116,1080,7628RC43%…;3.傳輸線位於外層時,設計與計

算較為簡單,因為它涉及的參數如銅厚、線寬等很容易在日常作業中累計經驗值,剩餘的介厚因為只存在一個方向也較易判定與計算!3.當傳輸線位於內層時,阻抗設計就顯得較為複雜,因為除了線寬與銅厚之外,介厚存在兩個方向的判定與計算,介厚的判定與各層線路設計密切相

關,稍有不慎就會因佈線與計算不符導致控制失效,因此建議經驗欠缺者在計算內層的阻抗控制時須仔細結合各層板面狀況作出正確判定,若不易判定時用單測與雙測的均套用計算對比若比較結果若差異較大時就應該特別留意了!4.若客戶在PC

B中有提供阻抗佈線設計,則我們只須根據佈線設計配合CITS25計算所需阻抗控制的線寬及介厚;若僅指定須控制的類型,則我們在計算特性阻抗所需的介厚及線寬之外,還要注意搭配自行設計的測試模組是否符合理論計算!5.因壓合

P.P.流膠於PANEL中央較為均勻的緣故,我們在設計排版時通常儘量將客戶在PCB上的阻抗控制設計或我們自行設計的模塊置於PANEL的中央位置,這樣測試結果較接近計算理論值!25十四.設計佈線所涉及的問題@這裡講到的

佈線設計即是指特性阻抗控制模塊的可測性及測量穩定性:@在多層板的特性阻抗控制中往往有多種需求,如不同層別,不同線寬,不同的模式其所需的不同特性阻抗要求;@若是客戶在板內有可供測試的佈線設計,我們可以用後面的方式去判定是否可測,是否符合我們先前的理論計算!@若是我們自行設計添加的模組

,為了儘量節省所佔的面積,我們需要將不同的特性阻抗需求儘量佈局在儘可能小的區域;在佈線的時候,需要注意的方面除了要符合常規的線路設計外,佈線還要嚴格參考客戶或是我們自行設計的特性阻抗控制需求,特別是要周密考量相關層別對阻抗的影響,因為稍有考慮不週即可能導致

阻抗設計失效(不可測或是測量結果不穩定);@在佈線設計上須注意的要點參閱“……”26[]1.18[]1.19[]1.20[]1.13[]1.14檢查項目1[]1.17[]1.8[]1.15[]1.16[]1.9[]1.10[]1.11[]1.21[]1.

22[]1.23[]1.24[]1.12若傳輸線位於內層,則相鄰層之傳輸線不可重疊或遮蔽到;阻抗控制傳輸線對應參考層之間不可被其他非對應層有銅面遮蔽到(跨層阻抗控制);內層若為非阻抗控制層或參考層時,做法請

一定確認是否不改變設計模式,且所有測試孔均須隔離;[]1.1[]1.2[]1.3[]1.4[]1.5[]1.6[]1.7是否依照簽注製作傳輸線線寬,若為差動式阻抗,兩條傳輸線之間距是否正確;傳輸線長度是否大於6英吋;外層護線銅BAR或護衛線寬度應大於傳輸線2.

5倍以上,且距離傳輸線30MIL以上;若因尺寸過小,繞線後線路間距是否大於30MIL,拐角處走線是否平緩圓滑,以減少訊號反射造成雜訊;測試端鑽孔孔徑是否在39MIL~43MIL範圍內(廠內標準為41MIL);微調式阻抗同一組之測試孔PITCH是否

為100MIL,差動式阻抗同一組之測試孔PITCH是否為150MIL;連接傳輸線之測試孔是否於其他層均保持獨立(即內層隔離,外層獨立PAD);廠內料號標示是否正確無誤,不可位於傳輸線上;多種阻抗設計時是否於空曠處以蝕刻或印刷形式正確標示說

明;內層銅面型態是否正確(正負片);對應Ground層測試孔除於本層導通外,其於各層是否均保持獨立(即內層隔離,外層獨立PAD);阻抗佈線設計是否符合廠內製程能力,是否未與常規相悖;層別標示及接地層是否有做文字標示,以便廠內測試辨識;是否直接調用標準模塊

;是否嚴格依照OP提供之演算圖面CHECK各層做法;六層以上特性阻抗控制佈線完成後是否請助理工程師以上人員CHECK;依照工單設計演算阻抗是否符合阻抗要求;若傳輸線位於內層,則相鄰Ground層製作是否正確;Ground層

對應傳輸線向外擴展最少50MIL範圍內是否均為銅面;完成後是否將阻抗設計各層列印出供主管審核;傳輸線是否佈於客戶或廠內指定層;特性阻抗控制模組佈線須注意事項27十五.實戰操練案例一.常見的四層板阻抗設計客戶需求之規格如右圖一客戶板內若

有特性阻抗測試,則須依照阻抗點檢表去CHECK是否符合客戶要求具有可測性,再根據計算之線寬參數去反推製作工作片線寬;若客戶板內無阻抗設計,則須添加廠內之阻抗測試模塊,模塊如下圖所示客戶規格圖一依客戶要求之疊板結構0.5OZ0.5OZ0.047"1/1FR-42116RC53%2116RC5

3%COMPSOLDVCCGNDAA向剖面圖28案例二.六层板阻抗要求客戶規格如下:客戶要求控制1,5,6層之特性阻抗須控制的線寬為5MIL客戶規定之疊板結構7628RC43%7.4MIL1.0OZ1.4MIL1.0OZ1.4MIL762

8RC43%7.4MIL7628RC43%7.4MIL7628RC43%7.4MIL0.012"1/1FR-4簧轰玴14.8MIL0.012"1/1FR-4簧轰玴14.8MILめ璶―ぇΘ珇玴0.065"+/-0.007"溃玴:0.0

62"+0.006"/-0.007"29依據前面疊板結構以及線寬,可計算出阻抗理論值在75Ω附近客戶在資料中未明確規定須控制的阻抗值,根據上述理論結果向客戶確認得知特性阻抗要求為:75Ω+/-15%由理論成品值回推工作片線寬:外層(1,6)作:6.5MIL

內層(5)作:7.5MIL30左圖為最初CAM的佈線設計圖,樣品組在蝕刻後測量外層阻抗符合要求,但L5層阻抗值約為:50Ω,比最初設計低了25Ω,失效原因在于选择的铜皮参考层不当。都是銅BAR惹的禍最初的佈線設計與剖面圖改良後佈線設計與剖面圖這個故事告訴我們,內層的阻抗測試在計算與

佈線設計上一定要特別注意兩側(眼光要放遠),考慮要周密,理論與實際必須做到統一,並不是每個失效的CASE都可以挽救!從剖面圖看到,我們的佈線與不符,由我們錯誤的佈線設計反推得到,其理論計算結果為51Ω,原來問題

出在這裡---外層保護傳輸線的銅BAR!當我們把這塊銅BAR蝕刻掉後,測試結果為75Ω,符合設計要求!31SOLDL5L4最初的理論設計計算模式32SOLDL5L4由失效的佈線設計反推的計算模式33案例二.八层板特性阻抗案例（L1、L3、L5、L8有阻抗

要求）PCBLayoutGuideof65120Tfor8layerboardSomesuggestionasbelow:1.Layerusage:Layer1isusedforlesscriticalsignalroutingandgroundcopper.Layer2isasolid

groundplane,notrace.Layer3isusedforcriticalsignalrouting.Layer4isasolidgroundplane,notrace.Layer5isusedforcritical

signalrouting.Layer6isasolidVCC33,AVCC33powerplane,andnotraces.Layer7isusedforVCC18,VCC25andAVCC25powerplane,VCC5trace.Lay

er8isnon-criticalsignalroutingandgroundcopper.2.LayerPCBStack8LayerPCBstackH(L1)10805.0mil.10808mil.0.008”

I/I(L2/L3)18mil.8mil.0.008”I/I(L4/L5)18mil.8mil.0.008”I/I(L6/L7)5.0mil.10801080H(L8)TracewidthLayerNumberImpedance6milL558ohm(+-5ohms)6milL1o

rL859ohm(+-10%)6milL355.5ohm(+-5ohms)8milL1orL851ohm(+-10%)廠內依據客戶要求設計之疊板結構特性阻抗控制需求3435