【文档说明】PCBA生产注意事项讲义.pptx，共(23)页，6.152 MB，由精品优选上传

转载请保留链接：https://www.ichengzhen.cn/view-296077.html

以下为本文档部分文字说明：

VIATECHNOLOGIES,INC.PCBA生產注意事項QARioChiangSep.20,2000E-Mail:Rio_Chiang@via.com.twVIATECHNOLOGIES,INC.第1章IC元件外形及重要尺寸規格3~5題綱(Chapter)頁次(Page)第2章IC

包裝及IC儲存管制7~8第3章SMT組裝及PCBA測試要求9~15第4章BGARework注意事項16~19第5章製程ESD/EOS防護技術20~22第6章IC故障分析(FailureAnalysis)16VIATECHNO

LOGIES,INC.第1章IC元件外形及重要尺寸規格1-1.IC元件外形簡介(ICDevicesIntroduction):ThroughHolePackageSurfaceMountedPackageKBGA(BallGridArray)FlipChipLVIATECHNOLOGIES

,INC.1-2.208PQFP重要尺寸規格介紹(MechanicalSpecifications)：LeadCo-planarityLeadSpanTheImportantSpecificationsforQFP:1.LeadCo-planarity

:USL:3.0mils.2.LeadSpan:USL:6.5mils.3.BentLead:USL:+3mils,LSL:-3mils.4.QFPPackagewarpage:USL:4mils.5.LQFPPackagewar

page:USL:3mils.<Note>(1)USL:UpperSpec.Limit.(2)LSL:LowerSpec.Limit.(3)1mil=0.0254mm.BentLeadPage4of16VIATECHNOLOGIES,INC.1-3.476PBGA重要尺寸規格

介紹(MechanicalSpecifications):TheImportantSpecificationsforBGA:1.SolderBallCo-planarity:USL=5.5mils2.Trueba

llpositionerror:USL=+6.0mils,LSL=-6.0mils3.Balldiameter:USL=35mils,LSL=24mils4.Packagewarpage:USL=3.5mil

s5.SolderBallHeight:USL=28mils,LSL=19mils.<Note>(1)USL:UpperSpec.Limit.(2)LSL:LowerSpec.Limit.(3)1mil=0.0254mm.SolderBallCo-planaritySolderBallHeig

htSolderBallDiameterTrueballpositionerrorVIATECHNOLOGIES,INC.第2章IC包裝及IC儲存管制2-1.IC真空密封包裝儲存期限：(注意密封日期)

★12monthsat<40ºCand<90%RelativeHumidity(RH).2-2.IC包裝拆封後，SMT組裝時限：★檢查溫度指示卡：顯示值應小於20%(藍色)，30%(粉紅色)表示已吸濕氣。正常包裝(顯示卡濕度小於20%)表IC未受潮吸濕異常包裝(顯示卡濕度大於

30%)表IC已受潮吸濕★拆封後，IC元件須在72小時內完成SMT焊接程序。★工廠環境管制：23ºC5ºC，40%~60%RH。★BGA吸濕曲線(AbsorptionCurveforBGADevices):BGAtestvehicleconventionalpopcorn/dela

mination0.10.20.30.40.5ConditioningTime(hours)WeightPercentMoistureinPackage(%)85℃/85%RH30℃/85%RH23℃/55%RH0PopcornZoneVIATECHNOL

OGIES,INC.Source:MotorolaDelamZoneSafeZone100200VIATECHNOLOGIES,INC.2-3.拆封後IC元件未在72小時內使用完時：★IC元件須重新烘烤，以去除

IC吸濕問題。★烘烤條件：125ºC5ºC,24小時。★烘烤後，放入適量乾燥劑再密封包裝。★BGA35*35&27*27之去濕曲線(DesorptionCurve):2-4.已焊上MB上之IC原件，重工

與分析前注意事項：★MB上之I.C元件須重新烘烤,以去除I.C元件吸濕問題。★烘烤溫度條件:100℃,24小時。★烘烤後，需於4小時內完成重工值球及重新上板驗證之作業。★重工後IC之儲存於使用，請參照2-3事項。2-5.由於結構差異,BGA吸濕氣問題較QFPIC明顯：★拆封後，

IC元件應避免在>80%RH環境存放。BGA35*350.00%0.10%0.20%0.30%0.40%0.50%0.60%0612182430HOURSMOISTURE%指數(BAKE80℃)指數(BAKE100℃)BAKE80℃BAKE100℃BGA27*270.00%0.1

0%0.20%0.30%0.40%0.50%0.60%0612182430HOURSMOISTURE%指數(BAKE80℃)指數(BAKE100℃)BAKE80℃BAKE100℃VIATECHNOLOGIES,INC.2-6.包裝警示標籤(CautionLabel)&中文翻譯:關於

QFP/BGAI.C儲存及使用管制應注意事項如下:(請參照VIAI.C真空包裝袋上標籤，符合EIAJEDECStandardJESD22-A112，LEVEL4)1.I.C真空密封包裝之儲存期限:1-1.請注意每盒真空包裝密封日期。1-2.保存期限:12個月，儲

存環境條件:在溫度40C，相對濕度:90%R.H。1-3.庫存管制:以”先進先出”為原則。2.I.C包裝折封後，SMT組裝之時限:2-1.檢查濕度卡:顯示值應小於20%(藍色)，如≧30%(粉紅色)表示I.C已吸濕氣。2-2.工廠環境溫濕度管制:≦30℃，≦60%R.H。2-3.折封後

，I.C元件須在72小時內完成SMT焊接程序。3.折封後I.C元件，如未在72小時內使用完時:3-1.I.C元件須重新烘烤,以去除I.C元件吸濕問題3-2.烘烤溫度條件:125℃±5℃,24小時。3-3.烘烤後

，放入適量乾燥劑再密封包裝。4.MB上之IC原件，Rework重工前注意事項：4-1.MB上之I.C元件須重新烘烤,以去除I.C元件吸濕問題4-2.烘烤溫度條件:100℃,24小時。4-3.烘烤後，需於4

小時內完成重工Rework及重新上板作業。4-4.重工後IC之儲存於使用，請參照1~3事項。5.請貴公司將上述IC材料儲存及使用管制應注意事項,列入內部的倉儲管理與SMT製程作業管制等作業規範內及確實執行.謝謝!!VIATECHNOLOGIES,INC.第3章SMT組

裝及PCBA測試要求3-1.SMTREFLOWPROCESS/流焊製造程序：錫膏印刷(StencilPrinting)點膠(Dispensing)Optional置放(Placement)迴焊(Reflow)3-2.鋼版(Stencil)種類與比較：鋼板種類製作時間製

作成本板孔形狀孔壁Undercut上錫性雷射鋼板快較貴較粗糙較多較差化學鋼板慢較便宜較光滑較少較佳3-3.SMT鋼板:厚度及開孔尺寸設計及使用要領(1)開孔尺寸:必須比PC板上的錫墊尺寸略小(大約85%)，如此可壁免因錫膏偏離錫墊(Pad)

0.2mm就會形成錫球之不良現象。(2)理想鋼板孔內品質：★沒有undercut。★孔壁平滑。★前中後寬度相同。(3)印刷錫膏厚度:每班/日檢查(防止錫膏厚度不均)(4)鋼板清潔保養:在每班/日使用前清潔保

養，防止鋼板污染及塞孔及變形問題。VIATECHNOLOGIES,INC.3-3.SMT組裝過程注意事項：3-3-1.IC元件腳位尺寸及容許誤差設定輸入正確。3-4.鋼版印刷的製程參數有：★刮刀壓力(Squeegeepre

ssure)★印刷速度(Squeegeespeed)★印刷間隙/角度(Snap-off/Angle)★錫膏(SolderPaste)★溫度(Temperature)★常見印刷不良情形：(1)印刷毛邊：刮刀壓力太大之結果。(2)印刷不完整：刮

刀不利之結果。squeezesolderpastestencilpadPCBSTENCILLINGVIATECHNOLOGIES,INC.第3章SMT組裝及PCBA測試要求-33-4.PCBA測試要求：ICT測針接觸要求主要因焊點上佈

有妨害之物質造成接觸電阻升高，故測針導通不良。而FLUX殘渣為最常見之絕緣物質。BGAIC功能測試及檢修要求為提高BGA檢修速度，在PCB設計時，須考慮在BGA腳位拉出線路上設計裸露測試點(PAD)。3-3.SMT組裝過程注意事項：3-3-1

.IC元件腳位尺寸及容許誤差設定輸入正確。3-3-2.錫膏種類與特性檢查：(1)水洗/免洗,FLUX含量,黏度以及顆粒大小與黏度檢查。(2)錫膏需保存4~8℃之環境，時間不超過3個月。PC板翹曲度:規格要求及

嚴格進料檢查(可避免QFP/BGA空焊)REFLOW流焊溫度曲線規格及管制須依各機種產品PC板大小及零件密度考量SMT焊接良率決定於REFLOW溫度適當性注意QFP/BGAREFLOW溫度需求之

差異定期性REFLOW溫度實測及持續檢討討焊點良率CONVEYORSPEED/ANGLE控制VIATECHNOLOGIES,INC.第4章BGARework注意事項4-1.BGA包裝產品拆封後，常見的儲存及掌控時間72小時是最大值(假如

環境濕度>60%RH)。拆封後超過72小時尚未使用完的IC元件，必須再烘烤125ºC,24小時後，才可使用或密封包裝儲存。4-2.BGA並非全密封式包裝，它的結構容易在儲存階段吸入濕氣，若後在熔焊爐內迅速加熱，封裝體內的濕氣被蒸發而產生應力，造成

封裝體裂開(即為“爆米花效應”Popcorn及“脫層效應”Delamination”effect)。(1)NormalBGADevicesGoldWireChipDieSilverEpoxyMoldingCompoundSubstrateSolderBall(2)Popco

rnorDelamBGAduetoMoistureVaporizationduringHeatinginSMTorRemovalDelaminationVoidMoisture(3)PopcornorDelamBG

AduetoPlasticStressFailureCollapsedVoidCrackVIATECHNOLOGIES,INC.4-4.SummaryoftransmissionX-RaydiagnosticcapabilityFailureMode

RootCouseEaseofDectionRating1(easy)…3…5(hard)ShortsTweaking1ShortsDebris1ShortsExcessPaste1ShortsPopcorning1OpensPorpcorning

2ShortsPoorRework1OpensPoorRework3OpensPlacement1OpensMissingBall1OpensPCBWarp3OpensNoPaste4OpensDewetPad5Open

sNonwetBump5VoidsReflow/Flux1ColdJointsReflow1NormalBGADevicesDelaminationorPopcornBGADevices,andRedarea

meansVoidorMoisturearea4-3.SAT(ScanningAcousticTomography)forBGA:VIATECHNOLOGIES,INC.4-5.當BGA需要做整修(Rework)救回程序：4-

5-1.從主機板上移除BGA元件時：主機板須先經烘烤100ºC，8小時後，才可執行移除BGA。(而烘烤目的主要是消除BGA結構內濕氣存在,防止Popcorn問題)4-5-2.BGA拆下後，進行BGA重新植球程序：利用清潔劑或

酒精清除焊墊雜質、氧化物→焊墊塗上助焊劑(膏)→重新植球→Reflow→BGA植球完成。4-5-3.BGA重新置放回主機板程序：主機板BGA焊墊清理→鋼板對位，上錫膏→真空吸盤吸取BGA→影像對位(對準焊墊)→BGA置放→將熱風罩罩住BGA→進行Reflow→完成流焊。

4-6.ReflowProfile在ReflowProcess一般係以四段溫度區Profile控制：4-6-1.預熱區(PreheatZone)4-6-2.熔錫區(SoakZone)4-6-3.迴焊區(ReflowZone)4-6-4.冷卻區

(CoolingZone)※針對BGAChip採密閉式加溫,溫度應控制於3ºC,不影響鄰近零件。※Reflowprocess:利用視窗操作軟體，可全程監控溫度曲線圖。TheMount-BackProfileforVIABGAReworkMachine(M

artin)VIATECHNOLOGIES,INC.StartIC被使用過？目檢BGA無Popcorn？烘烤去錫球清洗植球檢查BGA重工植球合格？清洗ENDYesNoYesNo,PopcornYesNoBenchBoard測試不良品目檢IC底材是否有隆起浮出之現象烘烤溫度：125C烘烤時間：

16HRS於清潔液浸泡2分鐘並以乾布擦拭底材。使用烙鐵與吸錫線去除錫球，若有氧化的Pad，需使用錫絲使其重新沾錫。使用植球治具與加熱器。溫度設定：240C加熱時間：3分鐘冷卻時間：1分鍾目檢BGA否有漏球或錫球溶錫不良於清潔液浸泡2分鐘並以乾布擦拭。4-7.BGA(Rewor

k)救回程序流程圖：VIATECHNOLOGIES,INC.第5章製程ESD/EOS防護技術5-1.EOS:電壓過應力(ElectricalOverStress)ESD:靜電放電(Electrostatic

Discharge)5-2.EOS/ESD簡介：5-2-1.電壓過應力(EOS)和靜電放電(ESD)是造成金屬氧化物半導體(CMOS)最普通的故障模式。5-2-2.根據RADC(RomeAirDevelopmentCenterInSeneca,NY)的報導，所有電子系統故障的30%

~50%是因EOS和ESD引起。5-2-3.廠內及市場不良分析報告顯示EOS和ESD所導致的不良佔前三位(ICProduct)。5-2-4.由於IC外形，線寬等設計越來越薄，細，使IC更易受EOS及ESD的破壞。5-2-5.E

SD會引起潛在的不良(如短路造成漏電流>100µA)而無法在工廠製程上發現，但在市場上卻出現毀滅性的不良。DistributionoffailuremodesinsiliconICsEOS46%ESD6%

EOS/ESD6%Design,Process&AssemblyRelated25%Recovered17%Source:RADC,USA.VIATECHNOLOGIES,INC.5-3.EOS的起因：5-3-1.不正確的工作程序a

.無標準工作程序(SOP)。b.零件方向錯誤。c.開機時，裝置移離零件。d.基板裝配品，系統未完全連結就供電。5-3-2.無EOS管制設備，特別是在『雜訊』生產環境:故應具備a.電源穩壓器&b.電源濾波器※

在多台高電力設備同時運作下，交流電源線最易產生暫態火花。5-3-3.不適當地測試零件或基板a.快速切換開關。b.不正確的測試程序，如IC未加電壓之前便輸入信號。c.電壓力測試設計不當，致預燒(Burn-In)對敏感零件產生過應力。5-3-4

.使用不好的電源供應器a.特別是轉換式電源供應器，如設計不當會成為雜訊產生源。b.無過電壓(overvoltage)保護線路。c.電源濾波不足。d.暫態抑制不足。e.保險絲選擇不當，未能提供適當的保護。5-3-5.無適當的設備保養和電源監測a.設備未接地(注意:如SMT/CLEANING/ICT設

備….)。b.接點鬆動引起斷續事故。c.電源線管理不當或未注意防止線材絕緣不良,造成漏電。d.未監測交流電源的暫態電壓或雜訊。VIATECHNOLOGIES,INC.5-3-6.EOS不良品分析圖片：SeriousBurnoutareabyEOSa.EOS嚴重燒毀之外觀不良IC圖片：V

DD-5VSTBcore(Metal2)ofVT82C586BwasseriousburnedoutBurn-outspotGNDcore(Metal3)ofVT82C586Bwasburnedoutb.EOS嚴重燒毀之C

hipF.A.圖片(1)：c.EOS嚴重燒毀之ChipF.A.圖片(2)GNDandVCC3.3VofVT82C598MVPwereseriousburnedout.VIATECHNOLOGIES,INC.5-4.EOS的預防5-4-1.建立和裝置適當的工作程序。5-4-2.定期地

執行交流電源的監測，必要時裝置EOS管制設備(如濾波線路，暫態抑制線路)，及電源設備校驗。5-4-3.確保適當地測試IC、基板……等。a.審查測試計劃，是否有快速切換開關，不正確的測試程序。b.從零件供應商取得最

安全的定額率，以確保它們完全不會被過度驅動。c.確保適當地設計可靠度應力測試，特別是Burn-In。d.確認排除/降低大於200mv的雜訊。e.用突波吸收器(surgeabsorber)來箝制電壓火花。5-4-4.用好的電源供應器(SPS)a.過電壓防護(注意→+5V輸出：應

在5.7~6.7V保護)。b.適當的散熱能力。c.在重要位置要使用保險絲。5-4-5.工場須維持嚴密的設備保養制度,並定期點檢:a.設備各部份皆適當地接地。b.無鬆動連接。c.輸出功能正常。d.設備漏電檢查(注意:高電力設備如錫爐,清洗機,電烙鐵…..)。

VIATECHNOLOGIES,INC.5-5.ESD的起因：5-5-1.不適當描述零件對ESD的敏感度。產生源濕度10-20%RH濕度10-20%RH走過地毯35,000V1,500V走過粗帆布12,000V250V在

工作檯工作6,000V100V塑膠套中的紙張7,000V600V拿起一只塑膠套20,000V1,200V布套椅子18,000V15,00V*本表節錄自美國國防部，軍規手冊(MIL-STD)263.1980

，表2及表3。靜電可能產生的電位ChargedDeviceModelCapprox.3pFRapprox.25ohms(Ω)Lapprox.10nHHumanBodyModelC=100pFR=1500ohms(Ω)MachineModelC=

200pFL=0.75μHESDModelTheHumanBodyModel(HBM)representsachargedpersontouchingagroundeddevice.Itistheoriginalmodelusedtosimula

teESDdamagebyahuman,andisthemostwellknown.EOS/ESDAssociationStandardS5.1–1993describesuseoftheHBMfordeviceclassification.TheMachineMo

del(MM)representsaworstcaseHBM.Itprovidemorerealisticsimulationofactualdamagenormallyobtainedfromapersonholdingatool.EOS

/ESDAssociationDraftStandardDS5.2–1993describesuseoftheHBMfordeviceclassificationandhasbeenreleasedforcomment.TheChargedDeviceModel(CDM)simulat

esthedamageresultingfromachargeddevicecontactingametalgroundedsurface.Thisfailuremodeisverydamagingandisassociatedwithautomatedha

ndlingequipmentanduseofdiptubes.EOS/ESDAssociationDraftStandardDS5.3–1993describesuseoftheCDMfordeviceclassificationandhasbeenrelease

dforcomment.VIATECHNOLOGIES,INC.5-5-2.ESD保護線路不適當。5-5-3.ESD管制不足。a.作業員未戴靜電環(接地帶)接觸IC。b.缺乏對所用材料的管制。c.工作站未接地。d.自動化系統的設計不當，致引起充電裝置模式失效，

Ex:ICT,ATE,SMT……→ChipSet不良高。e.濕度低(<30%RH,如在寒冷乾燥環境)。5-5-4.缺乏ESD警覺意識和訓練。5-5-5.ESD不良品分析圖片：TheSEMphotographofthecontactburnoutatESDprotectio

ncircuitofpad60(Lvref)forVT3091AdevicePad60(Lvref)PolygatePolygatea.VT3091AESD_HBMpad60(Lvref)failb.VT3091AESD_HBMpad63(VCC2)fa

ilTheOMandSEMphotographofthepolyburnoutatpad63(VCC2)forVT3091AdevicePad63(VCC2)Pad63(VCC2)PolylayerVIATECHNOLOGIES,INC.5-7.執行持久性的訓練和改善5-7-1.確保工

作人員的警覺意識和訓練。5-7-2.確保有效地執行ESD防護及每日點檢。5-7-3.不斷地改善ESD管理和易受ESD影響的零件。項目電阻值-1腕帶到插頭/夾子1MΩ±250KΩ-2工作桌面接地線到接地1MΩ±250K

Ω-3地氈接地線到接地1MΩ±250KΩ-4設備外殼到接地＜20Ω-5接地方塊到接地＜20Ω-6工作桌面的按扣到按扣＜20Ω-7銲接頭到接地＜20Ω★銲錫和去錫設備用三用電錶量其尖部到電源線上接地插頭之間的電阻值，此值應小於20Ω彙整靜電放

電保護設備的規格5-6.降低靜電電壓的來源5-6-1.人(注意：人體感染靜電可能超過3000V)。a.戴靜電環(接地帶)(註：靜電放電時，約在1µs~1ns時間內電荷消失)。b.穿導電衣。5-6-2.廣泛使用抗靜電或導電的直接材料和間接材料。5-6

-3.建立靜電安全工作站、區。5-6-4.確保設備不會產生200V以上的靜電電壓。5-6-5.工廠環境維持濕度在40%RH以上。VIATECHNOLOGIES,INC.第6章IC故障分析(FailureAnalysis)6-1.為得真正的不良原因，需做失效分析。6-2.某些明顯的特

徵可用來區別EOS或ESD不良。6-3.大部份的EOS不良都是很明顯的接合線開路、燃燒痕跡。6-4.ESD不良是很細小的，不易找出。6-5.因應IC製程技術不斷創新,相對地F.A技術亦須提高。ReceivereturnsamplesExternalVisualPa

sstosubcontractorScanningAcousticTomography(SAT)Baking24hours,125℃Re-ballFunctiontestTestonBenchBoardReturnsamplestocustomerAnalyzefailure

modeDownloaddatalogF/AreportF/AF/APassFailPassFailPassFail6-6.Theanalysisflowofreturnsamplesisasfollows: