【文档说明】JTAG调试器PCB设计1.pptx，共(49)页，796.622 KB，由精品优选上传

转载请保留链接：https://www.ichengzhen.cn/view-296034.html

以下为本文档部分文字说明：

JTAG调试器设计陈曙光JTAG调试器设计JTAG是英文“JointTestActionGroup”简称，也就是联合测试行动组织的意思，一种国际标准测试协议，主要用于芯片内部测试。标准的JTAG接口是4线：TMS、TCK、TDI、TDO,分别为模式选择、时

钟、数据输入和数据输出线。相关JTAG引脚的定义为：TCK为测试时钟输入；TDI为测试数据输入，数据通过TDI引脚输入JTAG接口；TDO为测试数据输出，数据通过TDO引脚从JTAG接口输出；TMS为测试模式选择，TMS用来设置JTAG接口

处于某种特定的测试模式；TRST为测试复位，输入引脚，低电平有效。JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，能实现对各个器件分别测试。JTAG接口还常用于实现ISP（In-SystemProgrammable在系统

编程）功能，如对FLASH器件进行编程等。通过JTAG接口，可对芯片内部的所有部件进行访问，因而是开发调试嵌入式系统的一种简洁高效的手段。目前JTAG接口的连接有两种标准，即14针接口和20针接口。JTAG调试器的制作需要

的元件是：74HC244、14只电阻，一个空的并口插座，一段14芯电缆及一个14芯的插座。表114针接口JTAG调试器元件清单第一节JTAG调试器元件制作JTAG调试器电路中需要设计的元件包括25针的并口座、8线缓冲/接收器74HC244、14座的JTAG插座。1.元件

的CAE封装制作首先进行PowerLogic的启动及显示颜色设置，根据用户喜欢可以自行设置，也可以是使用软件默认环境。其次，单击File|Library|NewLibrary命令，在文件名中输入“JTAG”，建立新的元件库，这样将JTAG调试器设计相关的元件封装放到这个独立的库中保存。

（1）MYDB25并口插座CAE封装制作步骤1：单击Tools|PartEditor命令，进入元件封装设计编辑界面，在元件封装编辑界面下单击File|New命令，弹出对话框，选择“CAEDecal”项，单击OK进入逻辑封装设计窗口。步骤2：单击绘图工具盒中的封装向导图标，打开CAEDecalW

izard对话框，设置如图1所示，封装设计结果如图2所示。图125针并口座元件CAE封装向导的设置图225针并口座元件CAE封装设置结果步骤3：单击File|SaveAs将MYDB25并口插座保存到JTAG库中。（2）7

4HC244的CAE封装制作单击绘图工具盒中的封装向导图标，打开CAEDecalWizard对话框，设置如图3所示，封装设计结果如图4所示，最后将结果保存到JTAG库。图374HC244元件CAE封装向导设置图474HC244元件CAE封装设置结果2.建立元件类

型在JTAG调试器中，元件的PCB封装在PADS库中均存在，故可直接建立元件的类型。（1）MYDB25并口插座元件类型建立在PowerLogic设计窗口，单击Tools|PartEditor命令，进入元件类型编辑窗口，单击编辑电特性命令，打开Par

tInformationforPart窗口。步骤1:首先分配MYDB25的逻辑封装，如图7所示。步骤2：将DB25-HM的PCB封装指定，如图8所示。步骤3：分配好逻辑封装和指定好PCB封装后，单击O

K。步骤4：单击编辑逻辑门封装命令，选择A门后编辑管脚后保存该元件类型，保存名字为“MYDB25”，结果如图9所示。图7MYDB25逻辑封装的分配图8MYDB25元件PCB封装的指定图9MYDB25元件类型建立结果（2）74H

C244元件类型建立步骤1:首先分配74HC244的逻辑封装，如图10所示。图1074HC244的逻辑封装分配图1174HC244的PCB封装指定步骤2：将74HC244的PCB封装指定，如图11所示。分配好逻辑封装和指定好PCB

封装后，单击OK。图12MY244PT元件类型结果步骤3：单击编辑逻辑门封装命令，选择A门编辑管脚后保存该元件类型，保存名字为“MY244PT”，结果如图12所示。（3）14芯插头元件类型建立步骤1：在元件封装编辑界面下单击File|New命令,弹出对话框，选择连接器“Connect

or”项，单击OK进入逻辑封装设计窗口。单击门编辑图标打开PartInformationforPart窗口，在Connector选项卡中，单击Add按钮，在浏览按钮下打开BrowseforSpecialSymbols对话框，将conne

ct库中的CONIN、CONIN1、CONOUT、CONOUT1、CON_IO添加到SpecialSymbols栏目下，结果如图13所示，然后在PinType中编辑管脚类型，结果如图14所示。其中排在最前面的是的连接器是默认为逻辑封装。图13连接器的添加图14连接器的管脚类型步骤2：单

击编辑门封装图标，打开SelectPinDecal对话框，选中CONIN后单击OK，单击File|ReturntoPart返回连接器编辑对话窗口，同样的方法，依次将CONIN1、CONOUT、CONOU

T1、CON_IO编辑，最后将结果保存到JTAG库。步骤3：在PowerLogic设计窗口中，通过元件添加调出该元件如图15所示。图1514芯插头添加到设计窗口过程注：添加14芯插头时，首先单击放置J1-1，然后再次单击依次出现J1-2、3-14，最后将所有的插针按照

次序放置，这样如图16所示，每一个J1-n(1、2…)都是一个元件中的一个门。图1614芯插头元件添加到设计窗口第二节JTAG调试器原理图绘制图17JTAG调试器原理图注：JTAG调试器原理图参加exam14-5-1。启动Po

werLogic设计窗口，单击Tools|OLEPowerPCBConnection命令，弹出ConnecttoPowerPCB对话框。单击New按钮，启动新的PowerPCB窗口，同时弹出OLE动态链接OLEPowerPCBConnection对话框。单击D

esign选项卡中的SendNetlist按钮，这时在PowerPCB中就会看到叠放在原点处的所有元件，如图18所示，网络表传送完成。图18原点处叠放的元件第三节JTAG调试器PCB设计1.相关参数设置（1）PowerPC

B设计环境参数设置在Global选项卡中，将DesignUnits中的单位设置为Mils。其他参数使用软件默认值。Grid选项卡设置如图19所示：（2）Net显示设置在PowerPCB设计窗口，单击View|Nets命令，打开ViewNe

ts对话框，选择+5V单击add将+5v添加到View窗口，在View窗口中选中+5V，这时颜色选项卡由灰色变成可选择的，接下来给电源网络选择黄色作为显示颜色，如图20所示。图19Grid选项卡设置结果图20电源网络显示设置结果（3）绘制JTAG调试

器电路板边框在PowerPCB设计窗口中，使用绘图工具盒中的绘制板框与切割加工区命令，绘制一个2200mil*1600mil的矩形电路板边框。（4）板层设置LayersSetup在PowerPCB设计窗口中，单击Setup|L

ayerDefinition命令，打开层定义对话框LayersSetup，如图21所示。软件默认板层是双面板，在顶层（Top）和底层（Bottom）之间没有任何层出现。JTAG调试器电路板为双面板。图21板层设置对话

框（5）DesignRules设置在PowerPCB设计窗口中，单击Setup|DesignRules命令，弹出如图22所示的设计规则（Rules）窗口。单击Default打开默认规则对话框如图23所示。图22设计规则对话框安全间距Clearan

ce设置结果如图24所示:图23默认规则设置对话框图24安全间距Clearance设置结果走线Routing设置结果如图25所示，该电路板为双面走线。图25走线Routing设置结果2.JTAG调试器元件布局使用设计工具盒中与元件布局相关的命令，进行元件的布局。

首先选中元件J1将其移动到板框边缘，同时右击选择Query/Modify对话框，在Glued前打勾，将J1固定，其他元件均以该元件为参照进行布局，如图26所示。图26DB25移动结果另外，选中C1电容，右击在弹出的快速菜单中选择Fli

dSide将其放置于电路板的Bottom层，其余器件均处于Top层；为了让布局界面清晰，单击Setup|SelectedColor打开颜色设置选项卡，在Other框中将connection的颜色设置为黑色(图27)，

当布局结束时，再将其修改为区别于背景的可见颜色，布局结果如图28所示。图27JTAG调试器布局结果（connection为黑色）图28JTAG调试器元件布局结果（connection为黄色）3.JTAG调试器布线在PowerPCB的软件中，单

击Setup|Preferences|Design|On-LineDRC|PreventError命令，激活半自动布线功能。在布线过程中，当需要增加过孔时，按住shift键同时单击即可实现添加。打开设计

工具盒,使用设计工具盒中的布线命令，最常用的是半自动布线命令DynamicRoute。单击半自动布线命令后，单击需要连线的焊盘，布线开始，JTAG调试器布线结果如图29所示。图29JTAG调试器PCB设计结果4.JTAG调试器灌铜

区设置使用命令绘制灌铜区边框，修改灌铜区属性，将其指定给Bottom层，分配给地网络即将灌铜区指定为底层的地网络上。使用右键菜单中Flood命令，完成灌铜，结果如图30所示。图30JTAG调试器灌铜结果5.JTAG调试器电路的设计验证在PowerPCB的设计窗口中，单击Too

ls|VerifyDesign命令，打开设计验证窗口，在检查栏目Check下，单击Clearance|Start命令，提示发现错误，如图31所示。元件的PCB封装外框超过了电路板边框，在这里实际电路情况需要这样放置，可以不用修改，继续验证其它项目。图31与外框间距错误提示6.JTAG调试

器电路丝印的调整在布线完成后，调整元件的参照名等丝印数据。如图16中C2的位置是横向的，需要调整为正常位置。7.CAMOUT数据输出在PowerPCB设计环境中，单击File|CAM命令，弹出CAM文档定义窗口。在CAM栏目下

选择<Creat>，在弹出对话框中输入JTAG后单击OK，使得JTAG成为当前目录。在CAM文档定义窗口中，单击Add弹出AddDocument窗口，定义输出文件。图32顶层走线图33底层走线图34顶层丝印图35底层丝印图36顶层SMD输出显

示结果（pastemask）图37底层SMD输出显示结果（pastemask）图38顶层主焊层输出显示结果soldermask图39底层主焊层输出显示结果soldermask图40顶层钻孔坐标输出显示结果dri

ll图41NC钻孔层输出结果显示