【文档说明】第7章微型计算机存储器课件.ppt，共(72)页，1.496 MB，由小橙橙上传

转载请保留链接：https://www.ichengzhen.cn/view-77218.html

以下为本文档部分文字说明：

第1页第7章微型计算存储器7.1概述7.2随机存取存储器7.3只读存储器7.4微机内存区域划分7.5存储器与CPU的连接第2页7.1概述7.1.1半导体存储器的分类7.1.2半导体存储器的结构7.1.3半导体存

储器的主要性能指标7.1.4存储器的分级结构存储器分为两大类：内部存储器和外部存储器。本章主要介绍内存，内存由半导体存储器构成，因此本章重点介绍半导体存储器的工作原理、特点和半导体存储器的扩展技术。第3页7.1.1半导体存储器的分类根据存取方式的不同，

半导体存储器可分为随机存取存储器RAM和只读存储器ROM两类。随机存取存储器RAM：CPU可以对RAM的内容随机地进行读写访问，RAM中的信息断电后会丢失。只读存储器ROM：ROM的内容只能随机读出而不能写入，断电后信息不会丢失。常用来存放不需

要改变的信息，如基本输入输出系统等。第4页7.1.1半导体存储器的分类根据制造工艺的不同，随机存取存储器RAM主要有双极型和MOS型两类。双极型RAM具有存取速度快、集成度较低、功耗较大、成本较高等特点，适用于对速度要求较高的高速缓冲存储器。MOS型RAM具有集成度高、功耗低、价格便宜等特点

，适用于内存储器。第5页7.1.1半导体存储器的分类MOS型RAM按信息存放方式的不同可分为静态RAM（SRAM）和动态RAM（DRAM）。SRAM的存储电路以双稳态触发器为基础，控制电路简单，状态稳定，只要不掉电

，信息不会丢失，但集成度较低，适用于不需要大存储容量的计算机系统。DRAM的存储单元以电容为基础，电路简单，集成度高，但电容中的电荷由于漏电会逐渐丢失，因此DRAM需要定时刷新，适用于大存储容量的计算机系

统。第6页7.1.1半导体存储器的分类目前常见的只读存储器ROM有：掩膜式ROM：用户不可对其编程，其内容已由厂家设定好，不能更改。可编程ROM（PROM）：用户只能对其进行一次编程，写入后不能更改。

可擦除的PROM（EPROM）：其内容可用紫外线擦除，用户可对其进行多次编程。电擦除的PROM（EEPROM或E2PROM）：能以字节为单位进行擦除和更改。第7页半导体存储器随机存取存储器RAM只读存储器ROM双极型MOS型不可编程掩膜ROM可编程ROM紫外线擦除

的EPROM静态RAM动态RAM电擦除的EEPROM闪速存储器（FlashMemory)第8页7.1.2半导体存储器的结构半导体存储器芯片一般由以下部分组成：地址译码电路、存储体、三态数据缓冲器、控制逻辑。地址译码器存储体三态数据

缓冲器控制逻辑A0A1An-1D0D1DN-1CSR/W2n×N第9页1.存储体记忆单元：能够表示二进制“0”和“1”的状态的物理器件构成了一个个记忆单元，每个记忆单元可以保存一位二进制信息。存储单元：1个或多个

记忆单元构成一个存储单元，每个存储单元有一个唯一的编号，该编号就是存储单元的地址。存储体（存储矩阵）：许多存储单元有规则地组织起来（一般为矩阵结构）就构成了存储体。第10页2.地址译码电路存储体通常含有2n个存储单元，

采用n条地址线对其进行访问。存储芯片中的地址译码电路对CPU从地址总线发来的n位地址信息进行译码，经译码产生的选择信号可以唯一地选中片内某一存储单元，在读/写控制电路的控制下可对该单元进行读/写操作。芯片内部的地址译码主要有两种方式：单译码方

式和双译码方式。单译码方式适用于容量较小的存储芯片。双译码方式适用于容量较大的存储芯片。第11页单译码方式只用一个译码电路对所有地址信息进行译码，译码输出的选择线直接选中对应的存储单元。地址译码器数据缓冲器控制电路A0A1

A2A3012315存储体选择线CSWRI/O0I/O3I/O1I/O2第12页双译码方式把n根地址线分成两部分，分别进行译码，产生一组行选择线X和一组列选择线Y，每一根X线选中存储矩阵中位于同一行的所有单元，每一根Y线选中存储矩阵中位于同一列的所有单元

，当某一单元的X线和Y线同时有效时，相应的存储单元被选中。X向译码器32*32=1024存储矩阵1024*1三态双向缓冲器Y向译码器CS控制电路WRRDI/O（1位）A5A6A7A8A9Y0Y1Y2Y31A0A1A2A

3A4X0X1X2X31第13页三态数据缓冲器：是数据输入/输出的通道，数据传输的方向取决于控制逻辑对三态门的控制。读写控制电路：接收CPU发来的相关控制信号，以控制数据的输入/输出。CPU发往存储芯片的控制信号主要有读信号、写信号和片选信号等。值得注意的是：不同性质的半导体存储芯

片其外围电路部分也各有不同，如在动态RAM中还要有预充、刷新等方面的控制电路，而对于ROM芯片，在正常工作状态下只有输出控制逻辑等。3.读/写控制电路第14页存储器性能指标主要有三项：存储容量、存取时间、带宽。存储容量：反映存储器可存储信息

量的指标。以单元个数×数据位数表示。如:某存储器存储容量为64K×8位，即64K字节。设微机的地址线和数据线位数分别是p和q，则该存储器芯片的地址单元总数为2p，该存储器芯片的位容量为2p×q。例如：存储器芯片6116，地址线有11根，数据线有8根则该芯片的位容量是位容量=211×8=2KB。

存储容量常用单位:B、KB、MB、GB、TB1KB=1024B1MB=1024K1GB=1024MB1TB=1024GB7.1.3半导体存储器的主要性能指标第15页存取时间：表示启动一次存储操作到完成该操作所经历时间，一般为几ns到几百ns。存取时间越短，则存取速度越快。存储器的存

取时间主要与其制造工艺有关，双极型半导体存储器的存取速度高于MOS型的存取速度。带宽：每秒传输数据的总量,通常以B/S表示。带宽=存储器总线频率×数据宽度/8例如：一存储器的总线频率为100MHZ，存储宽度为

64位，则：带宽=100×64/8=800MB/S7.1.3半导体存储器的主要性能指标第16页为了同时满足速度快、容量大、价格低等要求，计算机系统采用分级结构。7.1.4存储器的分级结构CPU寄存器内部Cache外部Cache内存储器辅助存储器大容量辅助存储器速度快容量小速度

慢容量大第17页7.2随机存取存储器7.2.1静态随机存取存储器（SRAM）7.2.2动态随机存取存储器（DRAM）7.2.3集成随机存取存储器（IRAM）7.2.4视频随机存取存储器（VRAM）7.2.5高速RAM第18页基本

存储单元7.2.1静态随机存取存储器（SRAM）I/OI/OT7T8T6T5T4T3T2T1列选择线Y行选择线XD位线D位线ABVCC第19页双译码方式把n根地址线分成两部分，分别进行译码，产生一组行选择

线X和一组列选择线Y，每一根X线选中存储矩阵中位于同一行的所有单元，每一根Y线选中存储矩阵中位于同一列的所有单元，当某一单元的X线和Y线同时有效时，相应的存储单元被选中。X向译码器32*32=1024存储矩阵1024*1三态双向缓冲器Y向

译码器CS控制电路WRRDI/O（1位）A5A6A7A8A9Y0Y1Y2Y31A0A1A2A3A4X0X1X2X31第20页典型静态RAM存储器芯片——61167.2.1静态随机存取存储器（SRAM）A7A6A5A4A3A2A1A0D0D1D2GNDVCCA8A9R/WOEA10CS

D7D6D5D4D3123456789101112242322212019181716151413（+5V）外部引脚A10-A0：地址线引脚。R/W#：读/写控制信号输入引脚。OE#：输出控制信号输入引脚。D7-D0：数据输入／输出信号引脚。CS#：片选输出控制信号输入引脚。VCC：电

源。GND：地。第21页Intel6116工作方式与控制信号之间的关系。7.2.1静态随机存取存储器（SRAM）A10～A0D7～D0工作状态1×××高阻态低功耗维持001稳定输出读0×0稳定输入写CSWEOE常用的静态存储器SRAM有：6116（2K×8）、6264（

8K×8）、62256（32K×8）62512（64K×8）等。第22页DRAM基本存储电路。7.2.2动态随机存取存储器DRAMTC刷新放大器列选择信号数据输入/输出线行选择信号I/OI/OT7T8T6T5T2T1列选择线Y行选择线XA

B预充T10T9预充C1C2CDDDCD第23页DRAM的刷新。动态RAM是利用电容C上充积的电荷来存储信息的。当电容C有电荷时，为逻辑“1”，没有电荷时，为逻辑“0”。但由于任何电容都存在漏电，因此当电容C存有电荷时，过一段时间由于电容的放电过程导

致电荷流失，信息也就丢失，因此需要周期性地对电容进行充电，以补充泄漏的电荷，通常把这种补充电荷的过程叫刷新或再生。刷新时间间隔一般要求在1～100ms。工作温度为70℃时，典型的刷新时间间隔为2ms，也就是2m

s内必须对存储的信息刷新一遍。7.2.2动态随机存取存储器DRAM第24页集成随机存取存储器（IRAM）视频随机存取存储器（VRAM）EDODRAMSDRAMRDRAMDDRDRAMDDR2DRAMDDR3DRAM7.2.2动态随机存取存储器DRAM第25页ROM(

ReadOnlyMemory)工作特点：在微机系统的在线运行过程中，只能对其进行读操作，而不能进行写操作；电源关断，信息不会丢失，属于非易失性存储器件；常用来存放不需要改变的信息。掩模式ROM—MROM（MaskROM）可编程ROM－PROM（Programm

ableROM）可擦除可编程ROM—EPROM（ErasableProgrammableROM）电可擦除可编程ROM—EEPROM（ElectricallyErasableProgrammableROM）快擦型存储器(F1ashMemory)7.3只读存

储器ROM第26页7.3.1掩膜型只读存储器（MROM）地址译码器A0A1VCC单元0单元1单元2单元3D3D2D1D0第27页7.3.2可编程的只读存储器（PROM）字线位线VCC数据线TFR第28页7.3.3可擦除的可

编程只读存储器（EPROM）+++N基底PP源极漏极多晶硅浮置栅SDSIO2SIO2字选线位线VCC场效应管浮置栅第29页7.3.3可擦除的可编程只读存储器（EPROM）Intel2716A7A6A5A4A3A2A1A0O0O1O2GNDVCCA8A9VppCSA10PD/P

GO7O6O5O4O3123456789101112242322212019181716151413片选、功率下降和编程逻辑输出缓冲器读出放大2K8位存储矩阵列译码行译码VppGNDVCC数据输出端O7~O0A10~A0地址输入PD/PGMCS第30页

微型计算机内存从0开始编址，末地址与处理器寻址能力有关。微型计算机内存的整个物理地址空间划分若干区域：常规内存、保留内存和扩展内存等。7.4微机内存区域划分扩展内存（ExtendedMemory)高端内存区（H

MA)保留内存384K常规内存640K扩充内存ExpandedMemoryFFFFFFFFFH10FFFFHFFFFFH9FFFFH00000HA0000H100000H110000H第31页7.5.1存储器与CPU连接时应注意的问题7.5.2存储器地址译码方法7.5.3存

储芯片的扩展7.5存储器与CPU的连接第32页1.存储器与CPU之间的时序配合CPU对存储器进行读操作时，CPU发出地址和读命令后，存储器必须在规定时间内给出有效数据。而当CPU对存储器进行写操作时，存储器必须在写脉冲规定的时间内将数据写入指定存储单元。

2.CPU总线负载能力地址线、控制线是单向的，故采用单向驱动器。数据线是双向传送的，故采用双向驱动器。7.5.1存储器与CPU连接时应注意的问题第33页3.存储器芯片的选用根据存储器的存放对象、总体性能、芯

片的类型和特征等方面综合考虑。对芯片类型的选用对芯片型号的选用4.存储器与控制总线的连接CPU的存储器读写信号同存储器芯片的控制信号线（片选、读、写）连接。7.5.1存储器与CPU连接时应注意的问题第34页5.存储器与数据总线的连接数据线是CPU与存储器

交换信息的通路，连接要考虑驱动问题及字长。6.存储器与地址总线的连接低位地址线直接与存贮芯片的地址引脚对应相连；高位地址线，利用片外地址译码器产生“片选”信号。7.5.1存储器与CPU连接时应注意的问题第35页通常微机的存储器是由多个存储器芯片构成，因此芯片外部需要对高

位地址进行译码以产生正确的片选信号。常用的片选产生的方法有：线选法部分译码法全译码法7.5.2存储器地址译码方法第36页（1）8KBCS（2）8KBCS（3）8KBCS（4）8KBCS1111A13A14A16A15A0~A12线选结构示意图线选法当存储器容量不大，所使用的存储芯片数量

不多，而CPU寻址空间远远大于存储器容量时，可用高位地址线直接作为存储芯片的片选信号，每一根地址线选通一块芯片，这种方法称为线选法。第37页4个片选信号必须使用4根地址线，电路结构简单，缺点是：系统必须保证A16～A13不能同时为有效低电平；同部分译码法一样，因为最高段

地址信号（A19～A15）不参与译码，也存在地址重叠问题；A13A16A14A15思考：试写出各芯片占用的地址空间。R/WD0~D7A0~A12④8K*8D0~7③8K*8D0~7②8K*8D0~7CS1①8K*8D0~7第38页部分译码法用高位地址中的一部分地

址进行译码产生片选信号。8KB(2)CS8KB(1)CS8KB(4)CS2-4译码器A0~A12A13~A14Y0Y1Y3第39页芯片A19~A15A14A13A12~A0地址空间（顺序方式）①001111111111111～0000000000000②01③10④11系统最高段地址信号

（A19～A15）不参与片选译码，即这几位地址信号可以为任何值。共占用25组地址00000……11000……11111110001100011000001FFFH～000000H……0C1FFFH～0C0000H……0F9FFFH～0F8000

H造成地址空间的重叠0C3FFFH～0C2000H0C5FFFH～0C4000H0C7FFFH～0C6000H第40页全译码法用全部的高位地址进行译码产生片选信号。8KB(2)CS8KB(1)CS8KB(

8)CS译码器A0~A12A13~A19Y0Y1Y7第41页地址译码实现方法1.门电路译码用TTL或CMOS数字电路实现译码。2.专用译码器译码用专用译码器如2-4/3-8译码器译码。3.用可编程器件PLD译码。利用PLD编程译码。第42页第43页例1用

门电路实现的全译码电路D0~D7A0~A12④8K*8D0~7③8K*8D0~7②8K*8D0~7CS1①8K*8D0~7用门电路完成片选译码，电路结构看起来比较复杂。A19A18A17A16A13A14A15M//I

OR/W第44页例2用译码器实现的全译码电路用译码器代替门电路完成片选译码，电路工作稳定，结构简练。2－4译码器ENR/WD0~D7A0~A12A19A18A17A16A13A14A15M//IO④8K*8D0~7③8K*8D0~7②8K*8D0

~7CS1①8K*8D0~7第45页VCCY0Y1Y2Y3Y4Y5Y612345678161514131211109ABCG2AG2BG1Y7GND74LS138常用的集成译码器：常用的2:4译码器：74LS139常用的3:8译码器：74LS138常用的4:16译

码器：74LS154第46页74LS138功能表片选输入编码输入输出G1G2A*G2B*CBAY7*——Y0*10000011111110（仅Y0*有效）00111111101（仅Y1*有效）01011111011（仅Y2*有效）01111110111（仅Y

3*有效）10011101111（仅Y4*有效）10111011111（仅Y5*有效）11010111111（仅Y6*有效）11101111111（仅Y7*有效）非上述情况×××11111111（全无效）第47页&74LS138

A12~A0M/IOA19A18A17A16A15A14A132764CE2764CE&A19A18A17CBAA15A14A13A16M/IOY6G1G2AG2BA12~A0下图为全译码的2个例子。前一例采用门电路译

码，后例采用3–8译码器译码。单片2764（8K×8位，EPROM）在高位地址A19～A13=0000110时被选中，其地址范围为0C000H～0DFFFH。第48页7.5.3存储芯片的扩展用多片存储芯片构成一个需要的内存空间，它们在整个内存中占据不同的地址范围，任一时刻仅有一片（或一组）

被选中——存储器的扩展。位扩展字扩展字位扩展当构成内存的存储器芯片的字长小于内存单元的字长时芯片每个单元中的字长满足，但单元数不满足芯片每个单元中的字长不满足，单元数也不满足第49页⑧64K*1I/O⑦64K*1I/O⑥6

4K*1I/O⑤64K*1I/O④64K*1I/O③64K*1I/O②64K*1I/O①64K*1I/OD0D7…用64K×1bit的芯片扩展实现64KB存储器当存储器芯片的数据位数不满足系统存储器要求时要进行位扩展。位扩展即用多个存储器芯片组成一个

整体,使数据位数增加而单元个数不变。A0~A15R/WCS等效为64K*8A0~A15D0~D7R/WCS一、位扩展第50页位扩展连接方法首先确定存储器芯片的个数。地址线全部并联。片选信号线并联。读/写控制信号并联。芯片上的数据线分别依次为扩展为相应的数

据线。第51页二、字扩展用8K×8bit的芯片扩展实现64KB存储器D0~D7⑧64K*1D0~7⑦64K*1D0~7⑥64K*1D0~7⑤64K*1D0~7④64K*1D0~7③64K*1D0~7②64K

*1D0~7CS1①8K*8D0~7CS3-8译码器Y0Y1Y7………A13A14A15所谓字扩展就是存储单元数的扩展,由于存储单元的个数取决于地址线,而与数据线无关,因此,字扩展实际上就是地址线的扩展,即增加地址线的条数.A0~A12R/W64K*8A0~A15D0~D7R/WCS等效为第

52页字扩展连接方法首先确定存储器芯片的个数。数据线全部并联。读/写控制线并联。低位地址线由芯片本身的地址线并联产生；译码器的输入端为高位地址线；译码器输出端分别连接到相应芯片的片选信号；扩展后的片选信号由译码器使能输入端确定。第53

页三、字位全扩展用16K×4bit的芯片扩展实现64KB存储器16K*416K*4D0~D3D4~D716K*416K*416K*416K*416K*416K*4首先对芯片分组进行位扩展，以实现按字节编址；

其次设计每个芯片组的片选进行字扩展，以满足容量要求；64K*8A0~A15D0~D7R/WCS等效为A0~A13R/W2－4译码器A15A14CS第54页字位全扩展连接方法首先计算出组成存储器模块所需芯片数分组进行位

扩展。在位扩展基础上进行字扩展。第55页*8086的16位存储器接口两种译码方法:1、独立的存储体译码器每个存储体用一个译码器；缺点：电路复杂，使用器件多。2、独立的存储体写选通译码器共用，但为每个存储体产生独立的写控制信号（无需为每个存储体产

生独立的读信号）。电路简单，节省器件。第56页16位存储器接口结构FFFFEHFFFFCH···(偶体)00002H00000HFFFFFHFFFFDH···(奇体)00003H00001H地址锁存器数据总线收发

器8086A0～A19___BHED0～D15A0A1～A19___BHE数据总线(16位)D0～D7D8～D15地址总线第57页1）独立的存储体译码器D15-D8D7-D0高位存储体(奇数地址)低位存储体(偶数地址)A1

6-A1A15-A0A15-A0D7-D0D7-D064KB×8片64KB×8片CS#Y0#Y7#Y0#Y7#CBAA19A18A17CBAA19A18A17CS#G1G2A#G2B#G1G2A#G2B#OE#WE#OE#WE#MEMR#MEMW#BHE#A0VccVcc注意

这些信号线的连接方法第58页2）独立的存储体写选通D15-D8D7-D0高位存储体(奇数地址)低位存储体(偶数地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB×8片64KB×8片CS#Y0#Y7#CBAA19A18A17CS#G1G2A#

G2B#OE#WE#OE#WE#MEMR#BHE#A0VccGNDMEMW#≥1≥1每个存储体用不同的读控制信号第59页选体信号A0和BHE的联合控制操作A0BHE操作(读/写)00同时访问两个存储体，读/写16位数据01只访问偶体，读/写低8位数据10只访问奇体，读/写高8位数据11无

操作第60页【例7.1】已知一个RAM芯片外部引脚信号中有8条数据线和12条地址线，则其容量有多大？若RAM的起始地址为3000H，则它对应的末地址为多少？解：容量：212×8bit=4KB。末地址：3000H+4K–1=

3FFFH。【例7.2】用2K×8位的SRAM芯片组成8K×8位的存储器模块，求所需芯片数。用什么方法扩展？画出连线图，并写出每一个芯片的地址范围。解：1、（8K×8）/（2K×8）=4片。2、采用字扩展。第61页3、地址空间

分配：芯片地址空间十六进制地址码A19～A11A10～A0SRAM1000001000000000000001111111111104000H047FFHSRAM2000001001000000000001111111111104800H0

4FFFHSRAM3000001010000000000001111111111105000H057FFHSRAM4000001011000000000001111111111105800H05FFFH第62页4、采用全译码的连线图：2K*8（3）2

K*8（4）2K*8（1）2K*8（2）WED0~CSCSCSCSA10~A0WEWEWEWEA10~A0A10~A0A10~A0A10~A0D7&CBAA13A12A11A15Y3G1G2AG2BA16A14Y2Y1Y0A19A18A17第63页【例7.3】

某微机系统地址总线为16位，实际存储器容量为16KB，ROM区和RAM区各占8KB。其中，ROM区采用容量为2KB的EPROM芯片；RAM区采用容量为1KB的静态RAM芯片。试设计该存储器的地址译码电路。解：地址空间分配：微机系统寻址空间为64KB，实际存储空间为16KB。16KB安排在从

0000H开始的连续存储空间，即：0000H～3FFFH。其中0000H～1FFFH为EPROM区，2000H～3FFFH为RAM区。第64页0000H—07FFH（片1）0800H—0FFFH（片2）1000H

—17FFH（片3）1800H—1FFFH（片4）2000H—23FFH（片5）2400H—27FFH（片6）2800H—2BFFH（片7）2C00H—2FFFH（片8）3000H—33FFH（片9）3400H—37FF

H（片10）3800H—3BFFH（片11）3C00H—3FFFH（片12）00001111000000000000010100110000000000000000100100101101110110111111ROM区RAM区ROM片

选译码RAM片选译码二次译码译码允许一次译码RAM片内译码ROM片内译码A15A14A13A12A11A10A9A8A8A7A6A5A4A3A2A1第65页3-8译码器+5V去4片EPROM11111111去8片RAM1

（1）（2）（3）（4）（5）（6）（7）（8）（9）（10）（11）（12）A11A12A13ABCA14A15G2AG2BG1A10Y0Y1Y2Y3Y4Y5Y6Y7第66页课堂练习1、已知一个存储器子系统如图所示，试指出其中RA

M和EPROM的存储容量以及各自的地址范围。RAMCSWEA14A12A11D7～D0CPUI/O1～I/O8Y0Y1Y7G1G2BG2AACBRD74LS138WRA10～A0OEA19A13M/IOA18A16A15A17A10～A0OECEA11A10～A0Y5Y6EPROMD7

～D0第67页课堂练习2、利用EPROM2732(4K×8位)、SRAM6116(2K×8位)及译码器74LS138,设计一个存储容量为16KBROM和8KBRAM的存储子系统。要求ROM的地址范围为F

8000H～FBFFFH，RAM的地址范围为FC000H～FDFFFH。系统地址总线20位(A0～A19)，数据总线8位(D0～D7)，控制信号为RD#、WR#、M#/IO(低为访问存储器，高为访问I/O接口)。第68页课堂练习1解

：A19A18A17A16A15A14A13A12A11A10～A0RAM地址范围：1111100100～0(F9000H)…1111100101～1(F97FFH)2KB或：1111100110～0(F9800H)…1111100111

～1(F9FFFH)2KBEPROM地址范围1111110100～0(FD000H)…1111110111～1(FDFFFH)4KB所以，RAM的存储容量为2KB，地址范围为F9000H～F97FF

H或F9800H～F9FFFH。由于A11未参与RAM的地址译码，所以RAM存储区存在“地址重叠”现象，一个RAM单元对应2个地址。EPROM的存储容量为4KB，地址范围为FD000H～FDFFFH。第69页课堂练习2解:(1)所需

存储芯片数及地址信号线的分配:16KBROM需用4片2732构成，8KBRAM需用4片6116构成。2732容量为4K×8位：用12条地址线作片内地址(A0～A11)；用8条地址线作片外地址(A12～A19)；611

6容量为2K×8位：用11条地址线作片内地址(A0～A10)；用9条地址线作片外地址(A11～A19)。用74LS138作片选译码器，其输入、输出信号的接法依存储芯片的地址范围要求而定。第70页课堂练习2(2)地址

范围A19A18A17A16A15A14A13A12A11A10～A0EPROM1～EPROM4(16KB):1111100000～0(F8000H)…1111101111～1(FBFFFH)SRAM1、SRAM

2(4KB):1111110000～0(FC000H)…1111110011～1(FCFFFH)SRAM3、SRAM4(4KB):1111110100～0(FD000H)…1111110111～1(FDFFFH)第71页逻

辑图第72页习题作业：P1527.97.107.117.13